|
搜索
搜 索
高等教育领域数字化综合服务平台
高密度高性能并行计算平台
高密度高性能并行计算平台是将CPU刀片、DSP卡、GPU卡通过高速总线进行互联；采用异构并行计算框架，实现多机、多卡、多核的资源分配和负载均衡；提供适合大规模并行计算的算法平台。用户在该平台上采用传统的串行思路编程即可实现大规模的并行计算。 该计算平台相对于传统的服务器系统具有体积小、重量轻、功耗低、计算能力强的优点。由于CPU适合逻辑业务、DSP适合粗粒度的并行计算、GPU适合规整数据的细粒度计算，所以通过CPU刀片、DSP卡、GPU卡数目的组合配置，可适合多种、不同类型的计算业务。 1. 硬件环境 硬件环境为6U高标准的服务器，最多可支持三类（CPU/DSP/GPU/）、9张板卡。在板卡间提供网络和PCIE的高速数据总线，示意图如图1所示。 平台硬件包括一个主控板和8个扩展插槽。主控板集成1片Intel i7的CPU；8个扩展插槽可插CPU刀片、DSP板卡、GPU板卡及其任意组合。因此即可组成小型的PC集群，也可以组成高性能的GPU服务器、DSP服务器，或它们之间的组合。该硬件平台还可通过InfiniBand高速网络进行扩展，最大可形成20个服务器互联的统一的软硬件系统。 2. 软件环境： 平台中的CPU主要起控制作用，计算任务主要由DSP和GPU承担。针对高密度计算资源，通过软件框架屏蔽硬件差异。软件框架如图2所示。 平台提供动态链接库，封装任务的调度、CPU与DSP之间的通信、CPU与GPU之间的通信等功能。用户在动态链接库基础之上进行二次开发，实现自己的业务逻辑。 3. 参数指标： ？ 单台计算能力：插8张DSP卡，做快速傅里叶变换（FFT），相当于40台8核Intel i7计算机的计算能力；插4张GPU卡，做场强计算，相当于50台Intel i7计算机的计算能力; ？ 尺寸：6U标准高度，（420±0.6）mm×（256±1）mm×（≤500）mm（宽×高×深）；重量：<35公斤；功耗：<1000瓦。 图1高密度高性能并行计算平台硬件示意图 图2高密度高性能并行计算平台软件框架
电子科技大学
2021-04-10
高密度高性能并行计算平台
高密度高性能并行计算平台是将CPU刀片、DSP卡、GPU卡通过高速总线进行互联；采用异构并行计算框架，实现多机、多卡、多核的资源分配和负载均衡；提供适合大规模并行计算的算法平台。用户在该平台上采用传统的串行思路编程即可实现大规模的并行计算。
电子科技大学
2021-04-10
多PC多核分布式并行计算系统
多PC多核分布式并行计算系统是一个通用的分布式并行计算平台，易于使用且扩展能力强，适用于海量数据的数据分析、数据统计、数据挖掘、科学计算等领域的快速处理。 图1多PC多核分布式并行计算系统布局图 系统实现了任务提交、任务管理、任务分配、任务调度、负载均衡、结果融合、容错处理等功能。用户只需要通过C、C++、Fortran等编程语言，按照串行思路编写数据处理和数据融合函数，就可实现中小集群环境下的多PC多核分布式并行计算。 主要性能： ？ 系统可扩展性好，可适应几个到100个计算节点，可适应一个或多个磁盘； ？ 在网络带宽和磁盘读写速度等能保证的情况下，处理速度与计算节点数目基本呈线性变化； ？ 动态加载不同的计算函数和处理函数，实现不同的数据处理。
电子科技大学
2021-04-10
多PC多核分布式并行计算系统
多PC多核分布式并行计算系统是一个通用的分布式并行计算平台，易于使用且扩展能力强，适用于海量数据的数据分析、数据统计、数据挖掘、科学计算等领域的快速处理。系统实现了任务提交、任务管理、任务分配、任务调度、负载均衡、结果融合、容错处理等功能。用户只需要通过C、C++、Fortran等编程语言，按照串行思路编写数据处理和数据融合函数，就可实现中小集群环境下的多PC多核分布式并行计算。
电子科技大学
2021-04-10
生物医药高性能并行计算及创新应用平台
生物医药的发展遇到计算性能达不到规模要求的瓶颈，该项目选择以生物医药学相关算法的高性能并行计算为目标，利用高性能并行计算系统，对生物医药进行了深入的研究。利用现代生物及化学信息学手段开展了抗病毒药物的设计工作，其中包括SARS，HIV以及广谱药物的研究。拥有自主开发的于模代数理论的快速大规模多重比对算法SMA。在计算机药物设计方面，开发了DDS—SIM模块中具有自主知识产权的算法，并拥有一套小分子和已有药物化合物的结构和生物特性的化学数据库。 创新点： 1．利用高性能并
南开大学
2021-04-14
三维复杂自由面流动问题粒子法并行计算
加快科学工程计算领域中并行计算算法研究及流体力学中复杂流动机理研究，为机械流体工程上流体力学领域中无法模拟的商业软件的开发提供基础理论支持
扬州大学
2021-04-14
一种加速基于 XOR 的 RAID-6 编解码过程的方程并行计算方法
本发明公开了一种加速基于 XOR 的 RAID-6 编解码过程的方程 并行计算方法：将基于 XOR 的 RAID-6 编码的校验规则用校验方程组 表示，把每个校验方程在编解码过程中的求解分解为两个阶段——“预 计算阶段”以及“递归求解阶段”；每个校验方程由一个独立的线程 实施求解，多个校验方程的预计算阶段被并行执行；使用一个全局共 享的数据块状态表记录数据块的状态以协调所有线程的执行。本发明 方法利用编码的潜在并行能
华中科技大学
2021-04-14
异构并行系统下时间能耗权衡优化的任务调度算法
本发明提出了一种基于时间-能耗重要性比重的并行任务调度算 法，在满足时间和能耗的双重限制下，实现异构并行系统下任务所用 时间和能耗的权衡优化。本发明考虑到实际情况中任务受各种因素的 影响，执行时间不是固定且确定的，而是近似于正态分布，因此在确 定任务调度顺序时，不采用以往技术中使用执行时间平均值的方法， 而是将执行时间的平均值和方差同时考虑进来使用近似权重。在任务 分配阶段，同时考虑时间和能耗这两个性能指标，并能根据
华中科技大学
2021-04-14
一种动平台对地固定目标异构并行自动目标识别器
本发明公开了一种动平台对地固定目标异构并行自动目标识别器，所述目标识别器包括：交换式网络与至少一个处理部件，所述处理部件与所述交换式网络之间通过输入 FIFO 接口、同步存储器输出接口以及控制线连接，所述交换式网络用于动态链接不同的所述输入FIFO 接口和所述同步存储器输出接口，所述处理部件用于完成自动目标识别过程中所需的各种算法功能，所述输入 FIFO 用于缓存输入的待处理图像数据，所述同步存储器输出接口用于缓存待
华中科技大学
2021-04-14
基于路由交换的异构计算系统算力扩展
01项目背景
片上网络将片上路由器按照一定的拓扑结构互连，从而构成一个片上微网络结构。不同功能的IP核通过网络接口NI接入到片上网络中来，网络接口对IP核发送的数据进行数据封装，形成固定格式的分组。片上路由器根据分组的目的地址信息，将数据分组在网络中正确的传输到目的IP核。片上网络可以为系统中任意一对IP核之间实现透明的数据通信。互连网络中的一些控制协议，例如流量控制机制、路由算法、任务调度机制、服务保障机制等，都可以应用到片上网络中来，以提高系统的通信效率。由于片上网络采用分组交换，IP核之间数据通信的基本数据单元是分组，不同的分组根据目的地址信息在网络中独立传输。片上网络技术能够有效的克服基于总线结构的片上系统在大规模集成下的瓶颈，在时延、吞吐、功耗、可扩展性和可靠性等方面体现出了巨大的优势。多核，多片架构将成为芯片设计的发展趋势。
处理器多芯片之间的通信已经成为制约系统性能的瓶颈，处理器之间进行数据交互的能力或将成为下一个集成电路发展的关键技术指标。针对不同应用场景和性能要求，根据各自的架构设计出更适合的高效而可靠的片间互连(NetworkonPackage，NoP)协议，将使得集群芯片的性能得到进一步优化。
02项目简介
研究基于路由交换的异构计算系统算力扩展总体架构，包含异构计算资源节点之间、片上交换路由与片上处理资源之间、片上处理资源与外部接口之间的互连结构与互连拓扑，如图3所示。
设计与物理层解耦的轻量级网络架构，使之可以在不同的物理连接方式之上灵活的构建多种拓扑的网络。针对机载计算任务的算力提升需求，研究异构计算节点的算力扩展问题，通过基于路由交换的、可扩展的互连构建异构计算系统，采用轻量化互连协议实现异构计算节点的低延时、高带宽互连，验证基于路由交换的异构计算系统对于特定应用的高速并行分布式处理效果。本系统的主体思想是将片上网络（NetworkonChip，NoC）互连协议扩展到片间互连（NetworkonPackage，NoP），实现芯片内部计算资源到集群芯片的延伸。
西安电子科技大学
2022-07-05