面向客户的嵌入式系统应用要求，采用0.25um工艺，设计主频100MHz以上专用的嵌入式微处理器SoC芯片：32位嵌入式微处理器芯片——SEP3201、高性能32位嵌入式微处理器芯片——众志805、基于ARM内核的32位嵌入式微处理器芯片——Garfield2、Garfield3、Garfield4、Garfield5，如图所示。

目前，国产集成电路“缺芯少减”的现象非常严重，特别是在编程逻辑器件被美国几家著名大公司所垄断.国内与固外差距巨大，可编程器件目前广泛应用于通信航天航空导航遥感遥测。大的应用需R和发展前展。本项目针对嵌入了处理器的SoPC芯片(SystemonPogrammableChip)具有该现状，与成都华微公司合作,研制了完全自主可控的SoPC芯片。

产品详细介绍 　　全数字音频更完美 　　清大云卓音频处理器产品采用全数字音频处理技术，完美解决环境噪声大及远距离声音采集困难的现状;而且可自动修复弥补环境建声缺陷，重现真实人声。 　　Input多种输入源 　　Input多种输入源选择，12路输入/4路输出。 　　可选择多种电平的音源输入，为电容式话筒提供48V 的供电。 　　AGC自动增益控制。自动提升和压缩话筒音量，使之以恒定的电平输出。 　　AVC回声消除。全新的自适应式回声消除功能，无需人工调试。 　　AFC声反馈啸叫消除。采用自适应处理的方式对现场扩声，系统的啸叫进行有效的消除。 　　ANC自动噪声消除。自动噪声消除根据环境的声场变化，自动进行噪声消除。

图像处理器 嵌入式设计、任意拼接组合、录播全方位检测、自定义轮巡预案 轻松满足： ·督导巡课 ·电子巡考 ·录播管理 优势特点： ·稳定低耗 采用嵌入式架构设计，高稳定、低功耗 超强网络防护能力，有效抵御病毒攻击 ·一机多用 视频解码、状态监控等录播管理应用 图像处理、画面拼接等视频处理应用 ·便捷督导 对录播信号源进行自定义分组与分类管理 调取预览分组信号，分类巡课督导便捷化 ·自由拼接 多组画面自由拼接组合，支持任意跨屏、漫游 场景保存和自动轮巡，支持多个大屏同时监视 ·集中监测 全面录播状态监控，远程集中监视管理 实现监视状态同步显示，系统维护高效

目前，多媒体视频领域存在多个编码标准，包括 mpeg1/mpeg2/mpeg4/h.264，以及我们国家拥有自主知识产权的 AVS 标准。mpeg4 标准之中又包括 xvid、divx 等，而 h.264 可能 93 合作方式 商谈。4 所属行业领域 电子信息领域。也将存在多种编码标准。其中新的编码标准，如 h.264、VC-1 等，由于其需要较高的处理能 力，仅仅依靠嵌入式 CPU 或 DSP 的多媒体解决方案是无法获得满意的性能指标的，因此必 须采用专用集成电路(ASIC)方法来实现硬件加速功能。但这种 ASIC 设计方法——即通过硬件实现直接提供某种(些)编码格式的支持缺乏灵 活性，一旦有种新的编码标准推出，就需要重新设计开发芯片。面对众多的媒体编码标准， 这种方式增加了设计以及应用成本。而就目前市场发展来看，多种视频编解码技术将长期共 存，迫使芯片业界必须迅速攻克灵活性、兼容性等难题。为解决这一问题，清华大学设计了 一种软硬件混合的多媒体处理器解决方案，支持 mpeg1/mpeg2/mpeg4 /h.264/AVS 视频标准 以及相关的音频编码标准。其核心是设计一种多媒体处理芯片，该芯片对于通用的多媒体编 码中的计算密集型的数据处理，如运动补偿算法(Motion Compensation)、反离散余弦变化 (iDCT)、色彩空间转换等，采用 ASIC 实现。在此硬件平台之上，设计一套与具体标准无 关的多媒体处理通用软件开发接口，实现软硬件混合的媒体处理。这样就能够增加媒体处理 的灵活性——可以通过修改软件来支持新的编码标准或者新的应用。

产品详细介绍 　　数字功放处理器 　　产品介绍 　　LION数字音频一体机在TIGER专业版处理器基础上集成了双通道145W数字功放模块。信号处理与功率放大在一块主板上工作，缩短了信号通路，简化了工程布线。支持带电源RS232控制端口。可选配最新的反馈消除(AFC)、回声消除(AEC)、噪声消除(ANC)算法。 　　应用场景 　　会议室、宴会厅、本地扩声、视讯会议，LION系列处理器内置功放，可简化音频系统，在有限空间内建设音频系统。 　　产品参数 采样 48k@24bit 通道隔离度 107dB @1k Hz 幻象供电 DC48V 共模抑制 70dB @80 Hz 频率响应 20Hz ～ 20K Hz，±1dB 最大输入电平 18dBu THD+N ≦0.004% @1k，4dBu 最大输出电平 18dBu 数模动态范围（A计权） 120dB 本底噪声 -90dBu 模数动态范围（A计权） 120dB 功放功率 2x150W 输入阻抗（平衡式） 20kΩ 系统延时 ≦3ms 输出阻抗（平衡式） 100Ω 工作电源 AC110V-220V,50Hz/60Hz EIN（A计权） ≦-131 dBu 工作温度 0-40℃

本项目是用 28 纳米 FPGA 器件实现了一枚《万兆网络多核处理器》SOC 芯 片。该芯片目标客户是路由器、交换机、防火墙网络设备整机厂商和网络技术 科研、监管机构。该芯片用于拓展网络带宽到 10Gbps，支持 Open Flow 协议， 兼容 IPV4/IPV6 协议，是 SDN 控制器的基础载体，NFV 的运行平台。该芯片是 互联网产业的核心器件、重要的战略物资，国内空白，国家急需。该项目的产 业化包含 SOC 芯片推广，FPGA→ASIC 转化、网络设备整机生产 3 部分。适合 创办的企业为 Fabless 模式集成电路芯片设计为主和网络装备整机生产为辅的电 43 子信息类股份制高科技企业。

本发明公开了一种嵌入式微处理器非可克隆函数密钥认证系统， 包括嵌入式端、烧写设备端和 PC 端，嵌入式端包括 PUF 待分析数据 提取模块以及 IAP 模块，烧写设备端包括待烧写程序处理模块，PC 端 包括嵌入式认证程序生成模块、PUF 分析模块、数据库模块、散列数 据生成模块、以及帮助数据生成模块，PUF 待分析数据提取模块用于 多次提取 SRAM 中的初始上电数据，并将数据发送到 PUF 分析模块， PUF 分析

我校面向宽带通讯、高性能DSP等高吞吐量和高速信息处理应用领域，提出了新型层次化单芯片64核处理器体系结构，即底层为由四个处理器核组成的"簇"，采用总线和全互连混合架构；顶层采用2D Mesh的NoC架构，这是一个独特的"海量核"（sea-of-core）NoC集成架构。由于是高度正交化的分层结构，局部子系统设计和全局网络设计相对独立，使得该结构具有良好的可扩展性和可移植性。目标应用领域

一、项目简介 随着AlphaGo及其Zero的相继推出，近年来以神经网络计算为基础的深度学习及相关优化算法已成为人们研究AI的热点。深度学习算法在AlphaGo中的成功应用主要是依赖神经网络监督学习的网络层次及神经元数量提升，而其Zero的应用不同则是在于引进了博弈优化的思想，这就给以并行计算为核心的神经网络优化算法理论研究提供新的思路。 鉴于传统神经网络优化算法面临非全局优化的难题，我们基于吉布斯分布采样优化计算，提出一种以脉冲神经元构成的混合网络结构动力学系统来实现的神经网络全局优化算法，引进纳什平衡理论来优化的神经网络计算方案，并设计一款相应的通用神经网络并行处理器芯片，以新型芯片编程架构模拟人脑功能进行感知、行为和思考新型芯。 二、前期研究基础 本团队主要是由厦门大学福建省集成电路设计工程技术研究中心、厦门大学集成电路设计与测试分析福建省高校重点实验室的教师与学生组成的，主要从事人工智能、网络通讯、集成电路设计、纳米单电子器件等方面的研究工作，并积累了深厚的研究基础。团队首席科学家郭东辉教授十多年前曾在美国加州Berkeley 大学非线性电路实验室访问，从事有关细胞神经网络(CNN)有关课题的研究，先后主持国家自然科学基金项目五项，其中与神经网络研究内容相关的有两项，分别是《视觉神经网络光电集成系统的研究》(批准号：69686004)和《混沌神经网络加密算法及其相应集成电路的设计研究》(批准号：60076015)。 本团队同时也是厦门市集成电路设计公共服务平台的主要技术支撑单位。在厦门市科技重大专项经费的支持下，我们配备了开展模拟及数字SOC 芯片设计所需要的各种EDA 工具和IC 测试设备。此外，厦门集成电路设计公共服务平台也是TSMC、SMIC 等芯片制造厂重要合作伙伴，并与厦门联芯、三安集成等芯片制造厂也有长期的合作协议，可以进行包括射频及功率芯片在内各类模拟及数字SOC 芯片的设计流片。同样，在学校211 和985 经费的支持下，本团队也独立配备了8 台IBM 服务器分别运行MATLAB、OPNET、SPW、ANSYS、Silvaco TCAD 等系统设计与器件工艺仿真工具。本团队所在的微电子与集成电路学科也已列入我校“双一流”建设学科，有关类脑芯片设计相关课题研究所需要的科研环境建设将得到重点支持。特别是厦门联芯公司在量产后，已将本团队作为其先导技术开发的重要合作伙伴，也委托我们开发相应的器件模型及电路工艺库。在厦门火炬高新区及厦门市IC 平台的支持下，厦门联芯公司还可以为我们团队提供免费的MPW流片业务。 自2009年，本团队与福建新大陆电脑股份有限公司签署 “共建SoC联合实验室”以来，基于该平台，每年合作项目经费近百万，同时还完成了多项横向合作项目：面向金融、税控的专用信息处理与控制SoC芯片开发、安全密码算法研究、区块链接技术研究等等，培养了大批优秀的硕士毕业生；厦门市美亚柏科信息股份有限公司是本团队的长期合作伙伴之一。 总之，不管从算法理论研究还是从应用技术开发来看，本课题组已具备相当优秀的研究基础和研究经验，以及显著的前沿技术攻关能力。 三、应用技术成果我们的相关研究成果也得到企业界的重视和肯定，课题组先后承担过如深圳 华为公司首歀交换芯片项目的调度算法设计、福建新大陆首款二维码识别芯片的算法及后端版图综合设计、台湾盛群公司首款32 位处理器及专用处理器编译器开发和厦门元顺公司多款电源管理芯片的设计。最近课题组还为我国某研究机构开发28nm 的低功耗设计流程专门设计一款挂载加可重构解密算法协处理器的32 位通用处理器验证芯片。