基于超陡摆幅器件的极低功耗物联网芯片
随着集成电路的发展,功耗问题越来越成为制约的瓶颈问题。特别是在即将到来的万物互联智能时代,物联网、生物医疗、可穿戴设备和人工智能等新兴领域更加追求极低功耗,尤其是极低静态功耗。面向未来庞大的物联网节点应用的需求,极低功耗器件及其电路芯片受到越来越多的关注。受玻尔兹曼限制,传统晶体管的亚阈摆幅存在理论极限,这一限制是阻碍器件功耗降低的关键因素,基于传统CMOS晶体管的集成电路已经无法满足物联网节点等对极低功耗的需求。 本项目基于标准CMOS工艺研制新型超陡摆幅隧穿器件,并进一步研发具有极低功耗的物联网节点芯片。新型超陡摆幅隧穿器件采用有别于传统晶体管的量子带带隧穿机制,可突破亚阈摆幅极限,同时获得比传统晶体管低2个量级以上的关态电流性能,具备极其优越的低静态功耗性能。通过超陡亚阈摆幅器件及电路技术的研究和突破,可促进我国物联网芯片产业的发展,显著提高物联网节点的工作时间,具有重要的应用价值。
北京大学
2021-02-01