高等教育领域数字化综合服务平台
云上高博会服务平台 高校科技成果转化对接服务平台 大学生创新创业服务平台 登录 | 注册
|
搜索
搜 索
  • 综合
  • 项目
  • 产品
日期筛选: 一周内 一月内 一年内 不限
一种基于FPGA的EtherCAT主站装置
本发明公开了一种基于FPGA的EtherCAT主站装置,包括EtherCAT总线接口RJ45、网络隔离变压器、PHY芯片、FPGA模块和PCI/ARM扩展接口。FPGA模块通过扩展接口模块接收到CPU传送给FPGA模块的数据,FPGA模块内部的EtherCAT协议驱动模块将CPU的指令数据进行封装和调度,组成数据帧发送给PHY芯片;PHY芯片将其转换为差分信号,发送在EtherCAT网络之中;各个从站收到EtherCAT数据帧后进行相应的处理后返回主站,在经过网络变压器和PHY芯片后,数据帧接收模块接收网络中的数据帧;在EtherCAT协议驱动模块中对数据帧进行解析提取有效数据供CPU来进行读取状态和反馈数据。本发明的装置可以实现与带有PCI接口或者ARM接口的CPU进行通信,具有平台兼容性好、稳定性高、效率高、实时性强等优势,对工业自动化控制具有重要的应用前景。
华中科技大学 2021-04-14
【成电重研院】第二届科创中国·高等学校技术交易大会集成电路产业分论坛在重庆举办
4月9日,以“芯”成果·新生态|集成电路产业发展现状及趋势”为主题的第二届科创中国·高等学校技术交易大会集成电路产业分论坛在重庆召开。论坛由中国科协和重庆市人民政府指导,中国高等教育学会、中国科协科学技术创新部、重庆市教育委员会、重庆市科技局、中国科学技术出版社共同主办,电子科技大学承办,电子科技大学重庆微电子产业技术研究院、成都市电子学会协办。
云上高博会 2023-04-11
西安智多晶微电子有限公司研发高端FPGA设计制造技术
西安智多晶微电子有限公司,成立于2012年,总部位于西安,北京设立有EDA软件研究中心。创始团队拥有三十多年丰富的FPGA设计制造经验,曾就职于海外该领域领先企业,并担任多个专业方向技术带头人。核心团队来自于国内各知名院校和优秀的FPGA研发团队,是国内目前集硬软件设计、生产、销售最具竞争力的高科技企业。公司专注可编程逻辑电路器件技术的研发,并为系统制造商提供高集成度、高性价比的可编程逻辑器件、可编程逻辑器件IP核、相关软件设计工具以及系统解决方案。赋能产业,“芯”系未来,是智多晶的奋斗愿景,团队致力于在LED驱动、视频监控、图像处理、工业控制、4G/5G通信网络、数据中心等各行业应用充分发挥FPGA的方案优势,以市场和客户为导向,帮助合作伙伴提升其核心竞争力。公司目前已实现55nm、40nm工艺中密度FPGA的量产,并针对性推出了内嵌Flash、SDRAM等集成化方案产品,截至2018年已批量发货2KK片。通过严谨科学的设计,360度围绕客户的技术支持及服务,以及贯穿全流程的高标准测试管理,我们正在为更多的行业合作伙伴提供最符合需求的高性价比FPGA整体解决方案。点击上方按钮联系科转云平台进行沟通对接!
清华大学 2021-04-10
潘二矿地面监控系统信息集成设计
(1)在传输平台上,采用工业光纤以太环网技术,以矿调度控制室为中心,分别向主副井绞车房、主抽风机房、压风机房等四处敷设矿用阻燃光缆,通过光纤收发器、光缆将信号传入调度控制室交换机,构成冗余的千兆环网。 (2)各子系统通过光纤收发器通过光纤连接到交换机上。 (3)在软件集成上,采用组态软件,通过一致的软件界面,实现对各类自动系统的综合、集中监测与监控。 (4)该系统提供的扩展接口,便于将来其它系统的接入和集成。
安徽理工大学 2021-04-13
基于DDS的服务集成框架
成果介绍针对国防应用领域开放架构、服务化等应用需求,提出了一套基于DDS的SOA实现方案,并基于自主研发的DDS产品实现了相应的服务化集成框架,提供了在云计算环境下服务的注册、审核、查询、生命周期管理和动态监控等功能,基于DDS实现了高性能和多QoS支持的通信机制。基于该框架的服务可同时对外提供RPC(请求/应答)接口和DDS(发布/订阅)接口,适用于军工领域广泛而复杂的应用场景。技术创新点及参数在分布式应用系统中,随着应用规模和复杂度的不断扩大,传统基于组件的系统开发模式因缺乏有效的应用资源共享和系统管理途径,导致应用功能重复开发、系统运维低效等问题越来越突出。基于面向服务架构(SOA)理念的软件实现技术,如Web Service等虽然具备简单性、灵活性、复用性、功能和技术解耦合等特点,但无法满足军工等特定领域内分布式实时系统高实时性、可靠性等特殊应用需求,对面向业务的应用开发也缺乏支撑。针对上述问题,项目提出了一套基于DDS的SOA实现方案,并基于自主研发的DDS产品实现了相应的服务化集成框架,为分布式实时应用系统提供了通用的服务集成与管理的解决方案,实现了应用资源的共享和重用。项目的主要特点有: 基于SOA提出了一个通用的服务模型,抽象了基于DDS通信的服务接口,服务可同时对外提供请求/应答(RPC)和发布/订阅两类接口。根据提出的服务模型设计了一套基于XML+IDL的服务描述语言,方便形式化地定义和描述服务。 基于自主研发的DDS通信中间件系统,遵循OMG组织的RPC over DDS规范,在DDS发布/订阅机制的基础上提供了RPC机制,使得服务可同时对外提供RPC(请求/应答)接口和DDS(发布/订阅)接口,适用于军工领域广泛而复杂的应用场景。 该服务集成框架实现了SOA架构,提供了服务的注册、部署、查询、激活、监控等功能。通过增加系统管理员角色,在服务注册过程增加了服务审核和权限分配环节,提高了系统级控制和管理能力;提出并实现了服务容器的概念,用于统一管理计算节点上服务的生命周期,使得系统既可以运行于传统的物理计算节点上,也可以在部署于云计算环境中的虚拟计算节点上;支持灵活的服务部署和动态更新机制,通过建立服务文件目录实现了多版本服务信息管理,通过服务引用(Service Reference)实现了对服务消费者透明的服务动态切换,便于服务的在线更新;通过制定标准的服务管理接口实现了服务运行时监控,此外,还提供了业务数据监控接口,用于灵活监控业务相关状态。 服务集成框架还提供了统一的信息模型管理维护功能,并实现了从IDL编译器到服务编排工具的一系列开发工具,支持上层服务化应用的快速构建。
东南大学 2021-04-11
多相位时钟产生器、异构集成芯片及高速接口电路
本发明提供了一种多相位时钟产生器,该多相位时钟产生器通过对输入时钟信号进行处理,输出与N个对应于不同相位的注入电流信号,N为4的整数倍,并在交叉耦合环形振荡器中设置交叉耦合环路,该环路基于相位顺序分别与N/4个二级环形振荡器中各输出节点相耦接,二级环形振荡器通过交叉耦合机制,实现了高工作频率、高稳定性的振荡频率输出和低误差的相位对齐,使得其能够输出N个等间隔相位的振荡时钟信号,由于二级环形振荡器中的各输出节点还基于相位顺序被输入注入电流信号,对二级环形振荡器完成了频率和相位的锁定,该频率与输入时钟信号的频率相同,且相位噪声非常低,从而,本发明可以生成低相位噪声、高相位精度的高速多相位时钟信号。
复旦大学 2021-01-12
智能交通系统开发与集成设计技术
智能交通系统已经成为交通运输发展的重要支撑。2000 年左右我国正式从国家层面开展相关研究及示范工程,智能交通系统的发展已经成为各级交通相关部门的共识。 清华大学自 1996 年开展智能交通系统的研究及系统设计、开发工作,内容涵盖交通信 号控制系统、交通信息平台、指挥调度系统、应急交通指挥等方面,形成了一系列具有自主知识产权的理论与技术应用成果,其中包括智能交通系统规划与系统设计成套理论与技术、 智能交通控制系统、交通信息平台软件、交通安全辅助决策支持系统、交通信息社会化服务 系统等,获得软件著作权 8 项、发明专利 5 项。本技术可以为智能交通系统的发展提供良好的支撑,通过系统设计实施可以有效节省投资资金,同时可提高城市交通运行效率,提高平均通行速度 5~10%,降低事故发生率 5~10%。 4 合作方式
清华大学 2021-04-11
智能交通系统开发与集成设计技术
1 成果简介智能交通系统已经成为交通运输发展的重要支撑。 2000 年左右我国正式从国家层面开展相关研究及示范工程,智能交通系统的发展已经成为各级交通相关部门的共识。 清华大学自 1996 年开展智能交通系统的研究及系统设计、开发工作,内容涵盖交通信号控制系统、交通信息平台、指挥调度系统、应急交通指挥等方面,形成了一系列具有自
清华大学 2021-04-14
基于 FPGA 和多核 DSP 的图像传输及处理系统
本发明公开了一种基于 FPGA 和多核 DSP 的图像传输及处理系统,包括 PC、PCI 桥、双通道切换开关、FPGA、多核 DSP、晶振、电源以及两存储器;PC 通过 PCI 桥连接 FPGA,FPGA 连接双通道切换开关,双通道切换开关连接两存储器和 DSP,DSP 通过 HPI 接口连接 FPGA,电源分别连决 FPGA 和 DSP;PC 将图像数据通过 PCI 桥传送到 FPGA,FPGA 对图像数据进行 FIFO 缓存。本发明通过乒乓的方式将连续图像数据在两存储器之间轮番交替存储并交替送至
华中科技大学 2021-04-14
一种基于 FPGA 实现光纤高速实时通信的装置
本发明公开了一种基于 FPGA 实现光纤高速实时通信的装置, 包括应用层、传输层和物理层,传输层包括由发送端和接收端构成的 FPGA 内核控制模块,发送端包括接收并缓存应用层数据的第一存储模块、根据应用层同步周期完成数据成帧发送的发送端控制器和对数 据编码并发送至物理层的编码模块;接收端包括从物理层接收数据并 解码的解码模块、完成数据解帧接收并将从物理层接收的 10 位串行数 据流中恢复出的时钟作为接收端工作时钟,通过同步字符中间对齐方 式
华中科技大学 2021-04-14
首页 上一页 1 2
  • ...
  • 6 7 8
  • ...
  • 344 345 下一页 尾页
    热搜推荐:
    1
    云上高博会企业会员招募
    2
    64届高博会于2026年5月在南昌举办
    3
    征集科技创新成果
    中国高等教育学会版权所有
    北京市海淀区学院路35号世宁大厦二层 京ICP备20026207号-1