研发阶段/n主要研究设计可扩展至1024 核的众核智能处理器架构。研究面向智能处理的 存储一致性模型;研究异构智能处理器的非对称片上网络;研究超大规模智能任务 的核间分割;研究多智能处理任务的动态调度;研究众核智能处理器的层次化物理 设计;研究存算一体化的众核智能芯片结构;研究智能处理器芯片的异构并行;研 究多智能芯片的高速片间互联。到2020年,以实现人工神经网络智能计算速度和能 效的指数性增长为目标,取得超大规模人工神经网络芯片架构、智能芯片指令集、 新型智能编程语言及编译器、自主智能算法等方面
扫码关注,查看更多科技成果