研发阶段
主要研究支持神经网络芯片的设计自动化工具及FPGA验证系统,设计自动化工 具本身针对ASIC和FPGA都适用。 项目主要研究:
(1)研究基于模型层的设计空间探索方法;
(2)研究可重构 神经网络硬件单元抽象和归约方法;
(3)开发面向嵌入式、功耗约束下的FPGA神 经网络芯片系统,突破神经网络芯片设计小型化遇到的关键难题。
本项目提出的自动综合工具至少支持CNN 等两类不同神经网络拓扑,支持Caffe配置文件prototex 拓扑描述语言,生成的FPGA芯片,性能比CPU快1个数量级。
小批量或小范围应用
扫码关注,查看更多科技成果