基于可重构计算的张量处理架构及其工作模式、FPGA开发板

其它领域

本发明公开了一种基于可重构计算的张量处理架构及其工作模式、FPGA开发板，整体架构包括：QSFP接口、DDR存储模块、访存控制模块、微码控制模块、矩阵模块、片上共享存储模块、控制网络、RISC‑V处理器、可重构计算接口模块、可重构计算模块、可重构配置模块和结果返回网络。整体架构的工作模式分为两种：CPU控制模式和集群计算模式，CPU控制模式用于单片计算时通过CPU控制全局的计算和输出；集群计算模式用于与上位机连接配合上位机执行矩阵计算等计算任务；整体架构通过FPGA开发板实现，FPGA开发板采用Virtex UltraScale+VU13P作为主要逻辑实现平台。本发明通过片上微码的动态粒度配置，可以实现多种运算模式，提升硬件的利用率；硬件实现了多种配置的策略，泛用性高。