上限低,可反向导通,dv/dt扰动和di/dt扰动等。该项成果设计出适用于N型常关GaN器件的半桥栅驱动电路,通过分离充放电路径避免栅驱动电压振铃现象的发生和dV/dt现象对栅驱动电路的干扰;同时利用高端栅极钳位技术,在自举充电路径中对BOOT电容进行钳位,防止对上开关管的损坏。 半桥GaN栅驱动电路主要指标为:
独立的高侧和低侧TTL逻辑输入
1.2A/5A 峰值上拉和下拉电流
高端浮动电压轨到100V
0.6Ω/2.1Ω 下拉和上拉电阻
快速的延迟时间 (28ns typ)
非常优越的延时匹配(1.5ns typ)
产业化应用
扫码关注,查看更多科技成果