|
搜索
搜 索
高等教育领域数字化综合服务平台
后 E 级时代的新型高能效处理器体系结构
研发阶段/n拟突破传统的控制流模式，开展新型高能效处理器体系结构的研究，主要研究 内容包括：（1）新型的并行计算模型，拟研究支持控数协同的新型并行计算模型， 为高能效处理器体系结构提供理论指导；（2）新型的高能效处理器体系结构，拟 研究新型计算模型指导下的控数协同处理器体系结构，兼顾通用性和高能效；（3） 基于新器件的高能效体系结构，拟研究基于超导器件的高能效体系结构设计，以进 一步提升处理器能效比；（4）高能效体系结构和应用的协同优化，拟研究后E级计 算典型应用和控数协同体系结构的协同优化，验证新
中国科学院大学
2021-01-12
基于忆阻器实现计算与存储融合的处理器及其操作方法
本发明公开了一种基于忆阻器实质蕴涵操作的计算与存储融合 的处理器及其操作方法；该处理器由多个计算与存储融合单元 (Computing&、Memory-Unit，CMU)通过通信网络相连接。本发明 中使用一种能记忆电阻的器件，即忆阻器。在设计电路时，忆阻器的 阻变特性已参与完成相应的计算，并将计算结果用忆阻器的阻态来保 存，省去了传统计算机系统中将计算结果输出到存储器的步骤，实现 计算与存储的融合。通过通信网络
华中科技大学
2021-04-14
基于忆阻器实现计算与存储融合的处理器及其操作方法
本发明公开了一种基于忆阻器实质蕴涵操作的计算与存储融合 的处理器及其操作方法；该处理器由多个计算与存储融合单元 (Computing&、Memory-Unit，CMU)通过通信网络相连接。本发明 中使用一种能记忆电阻的器件，即忆阻器。在设计电路时，忆阻器的 阻变特性已参与完成相应的计算，并将计算结果用忆阻器的阻态来保 存，省去了传统计算机系统中将计算结果输出到存储器的步骤，实现 计算与存储的融合。通过通信网络
华中科技大学
2021-04-14
一种嵌入式处理器的未知恶意代码检测方法
本发明公开了一种嵌入式处理器的未知恶意代码检测方法，包 括创建嵌入式系统自体集、生成检测器集、检测未知恶意代码的步骤； 在处理器指令级对系统内正常程序的指令序列信息进行采集编码生成 二进制串集合作为自体集，随机生成二进制串作为候选检测器，并将 其与自体集中的元素进行否定选择生成检测器集；利用检测器集里的 二进制串与从指令级收集到的待检测代码的行为信息二进制串进行匹 配；采用双阈值的海民规则进行自体集的二进制串、检测器
华中科技大学
2021-04-14
一种适用于 RFID 安全通信的椭圆曲线加密协处理器
本发明公开了一种适用于 RFID 安全通信的椭圆曲线加密协处 理器，所述协处理器包括寄存器阵列、模算术逻辑单元和 ECC 协处理 器指令控制器，所述寄存器阵列用于存储椭圆曲线加密计算过程中的 椭圆曲线参数、私钥、计算过程数据以及计算结果；所述模算术逻辑 单元包括加法电路、乘法电路、平方电路、控制单元和寄存器 T，用 于完成加法、乘法、平方运算；所述 ECC 协处理器指令控制器用于对 所述模算数逻辑单元发送加法、乘法、
华中科技大学
2021-04-14
一种基于多核处理器的高速印花机图像数据旋转处理系统及方法
本发明公开了一种基于多核处理器的高速印花机图像数据旋转处理系统，包括数据接收设备、数据解析处理设备、数据传输通道和数据输出设备。本发明还公开了一种基于多核处理器的高速印花机图像数据旋转处理方法，其通过以太网接口接收数据，利用处理器的多个核并行处理数据，由FPGA实现数据的输出。相比现有技术，本发明系统及方法能够大大提高数据的旋转效率以及吞吐量，从而实现数码印花机的高效能产出。
浙江大学
2021-04-11
一种基于多核处理器的高速印花机图像数据旋转处理系统及方法
本发明公开了一种基于多核处理器的高速印花机图像数据旋转处理系统，包括数据接收设备、数据解析处理设备、数据传输通道和数据输出设备。本发明还公开了一种基于多核处理器的高速印花机图像数据旋转处理方法，其通过以太网接口接收数据，利用处理器的多个核并行处理数据，由FPGA实现数据的输出。相比现有技术，本发明系统及方法能够大大提高数据的旋转效率以及吞吐量，从而实现数码印花机的高效能产出。
浙江大学
2021-04-11
一种面向 X86 多核处理器的数据流程序调度方法
本发明公开了一种面向多核系统的数据流编译优化方法，包括：确定计算任务与处理器核映射的任务划分和构造软件流水线调度；根据所述多核处理器的结构特性和数据流程序在多核处理器上的执行情况做核间缓存(Cache)优化步骤。本发明的方法将数据流并行调度与多核架构的缓存结构相关优化结合起来，充分发挥了多核处理器的高并行性，而且针对多核系统的层次性缓存结构和缓存原理，优化了计算任务对通信缓冲区的访问，进一步提高了目标程序的吞吐率。
华中科技大学
2021-04-14
一种飞船高速通信处理器上行链路的测试系统及方法
本发明提供一种基于 IPOVERCCSDS 标准的新一代飞船高速通信处理器上行链路的地面测试系统 及方法，首先模拟产生地面测控中心需要发送至飞船的所有数据，包括视频/话音数据、网络数据和遥控 数据；再将数据封装成 CCSDS 数据包；将封装好的 CCSDS 数据包先进行信道编码、加扰，然后根据 模拟数据产生速率生成填充数据，从而以恒定速率通过 LVDS 接口将所有数据发送给飞船高速通信处理 器；最后通过对模拟数据和飞船高速通信处理器输出数据的比
武汉大学
2021-04-14
一种嵌入式微处理器非可克隆函数密钥认证系统和方法
本发明公开了一种嵌入式微处理器非可克隆函数密钥认证系统， 包括嵌入式端、烧写设备端和 PC 端，嵌入式端包括 PUF 待分析数据 提取模块以及 IAP 模块，烧写设备端包括待烧写程序处理模块，PC 端 包括嵌入式认证程序生成模块、PUF 分析模块、数据库模块、散列数 据生成模块、以及帮助数据生成模块，PUF 待分析数据提取模块用于 多次提取 SRAM 中的初始上电数据，并将数据发送到 PUF 分析模块， PUF 分析
华中科技大学
2021-04-14