高速实时联动控制电路及芯片
本实用新型实现了一种高速实时运动控制电路/芯片,包括CPU读写控制模块、FIFO(First In First Out)模块、FIFO读取控制模块、初始化模块、辅助控制模块、插补控制模块和输出控制模块;CPU读写控制模块的数据输入端接收外部控制数据,它的数据输出端连接FIFO模块的输入端;FIFO模块的输出端连接FIFO读取控制模块,FIFO读取控制模块的输出端连接初始化模块输入端,初始化模块输出端分别连接辅助控制模块和插补控制模块的输入端;辅助控制模块和插补控制模块的输出端分别连接输出控制模块的输入端,输出控制模块的输出端即为本电路/芯片的输出端;FIFO模块内还包括监测FIFO空/满状态的检测模块。
南京工程学院
2021-04-13