1 成果简介语音识别在嵌入式芯片上实现的主要矛盾是算法实现的性能精度与芯片功耗、速度之间的矛盾，一个性能较好的 800 条典型汉语普通话语音识别算法以纯粹软件嵌入方案实现通常需要 200MIPS 以上 ARM（ Advanced Risc Machine） MCU 处理速度，因此我们提出语音识别集成电路 IP 与协处理器来克服以上的问题，通过关键运算的硬件化映射来大幅提高语音识别计算的功耗和处理速度。该设计可作为语音识别集成电路 IP 放入客户的 SoC 芯片中，也可作为协处理器放在片外。 关键性能指标如下： *工艺：苏州 HJTC 0.18um 1P6M 标准 CMOS 工艺 *管芯面积： 1.5 x 2mm *逻辑规模： 3 万等效门（标准二输入与非门，不含 SRAM） *I/O 数： 52 封装: CQFP64 *存储规模：片上集成 1 片单口 SRAM，共 4K×16 比特 *供电电压：核心部分->1.8V， IO 部分->3.3V *正常工作频率： 20MHz（最高工作频率 100MHz） *功耗： 80uW/MHz *速度： 4us/帧（特征维数取 27，时钟频率取 20MHz） 图 1 语音识别集成电路版图图 2 ARM+语音识别协处理的测试系统表 1 与其他语音识别芯片的对比2 应用说明语音识别 IP 或协处理器基于对高斯混合模型计算的优化，适合于各种 HMM 模型的模式识别计算，在语音识别、说话人识别、说话人确认、语音合成等方面均可以广泛应用。 语音识别 IP 或协处理器以加速 ASIC 的模式工作，相同时钟主频下计算性能是 TI C54x系列 16bit DSP 的 5.5 倍以上，对主系统计算性能提升可以达到 4~8 倍。 语音识别 IP 或协处理器对于性能要求型场合和功耗限制型场合都十分适合，芯片支持16bit 并行总线接口，适合于各种 32 位/16 位 MCU 系统，迅速为系统集成高性能语音处理能力。3 应用范围车载导航， GPS 手机，支持大规模识别词表（例如万条以上的地名）支持模糊语音检索；低端手机平台，支持语音拨号、语音控制，支持用户身份确认、声纹密码。4 效益分析语音识别 IP 或协处理器芯片可应用拓展到个人移动信息终端的全市场空间，以 GPS 产品为例，细分的预装 GPS、个人导航设备（ Portable Navigation Device， PND）， GPS 手机三种产品，根据 CCID（ Consulting China Research Center）咨询公司预测 2008 年这三者分别约占到全球市场总量的 15%、 35%和 50%。快速增长的 GPS 市场，对语音识别功能有着非常迫切而又实际的需求， GPS 应用提出的超大规模词表、高混淆度和高环境复杂度这一系列语音识别的技术难题，也只能由语音识别芯片解决。语音识别加快了人机交互与地名等信息的检索，可提高驾驶期间操作 GPS 的行车安全性，同时可以反过来进一步促进 GPS 产品的销售增长。 语音识别技术通过芯片在性能得到大幅提升后，将摆脱传统的人名拨号功能，可用于菜单控制、地名、信息、多媒体内容的检索等等。而语音识别芯片使得低功耗和低成本的要求得以满足，有望成为手机人机交互界面（ Man-Machine Interface， MMI）发展的新技术增长点，移动通信领域的市场潜力特别巨大。

产品详细介绍：三维集成式定位工作台通过柔性铰链机构对压电陶瓷进行直接驱动以实现无间隙的微位移传动，具有沿X轴的升降及Y轴的转动。并可集成电阻应变片以实现高精度闭环控制。主要用于光学、激光扫描、通信、光束偏转和光束偏摆。

产品详细介绍：二维集成式工作台通过柔性铰链机构对压电陶瓷进行直接或放大以实现无间隙无耦合的微位移传动，具有沿X轴方向和Y轴方向的两维运动，行程从10um至200um。该系列微动台可集成电阻应变片以实现高精度闭环控制，并可根据客户需求定制更小尺寸的微动台。

IECUBE-3100集成电路测试实训平台是一个源于继承广电路行业实际工业应用场景，基于集成电路行业国际领先的NI测试测量技术，针对集成电路测试技能培养而专门开发的实训平台，可以完成典型集成电路的测试实训，包括ADC、DAC、PA、数字逻辑IC以及晶体管等。

由东南大学信息科学与工程学院尤肖虎教授、赵涤燹教授牵头，联合成都天锐星通科技有限公司、网络通信与安全紫金山实验室等单位完成的“Ka频段CMOS相控阵芯片与大规模集成阵列天线技术”项目成果通过了中国电子学会组织的现场鉴定。 由中国工程院邬贺铨院士、陈左宁院士、李国杰院士、吕跃广院士、丁文华院士以及来自中国移动、信通院、华为、中兴、大唐电信和国内5所高校的共15位专家组成的鉴定委员会对该项成果进行了现场鉴定并给予了高度评价，一致认为：该项目解决了硅基CMOS毫米波Ka频段相控阵芯片和天线走向大规模推广应用的核心技术瓶颈问题，成功研制了Ka频段CMOS相控阵芯片，并探索出了一套有效的毫米波大规模集成阵列天线低成本解决方案，多项关键技术属首创；在硅基CMOS毫米波技术路线取得重大突破，在大规模相控阵天线集成度方面国际领先；成果在5G/6G毫米波和宽带卫星通信等领域具有广阔的应用前景，在该领域“卡脖子”技术上取得关键突破，已在相关应用部门得以成功推广应用。 目前，用于射频芯片的40nm和28nm CMOS工艺特征频率已经超过250GHz，在理论上完全可以满足毫米波应用需求。毫米波硅基CMOS集成电路技术的突破，将带来无线通信行业的一次变革，解决相控阵系统“不是不想用，只是用不起”的问题，把毫米波芯片及大规模相控阵变成来一种极低成本的易耗品。相比锗硅工艺和化合物半导体工艺，CMOS工艺在成本、集成度和成品率上具有巨大优势，但其输出功率相对较低，器件本身寄生效应较大。项目组经过长达6年的技术探索与创新，克服了毫米波CMOS芯片技术的固有瓶颈问题，所研制的芯片噪声系数为3dB，发射通道效率达到15%，无需校准便可实现精确幅相调控；基于大规模相控阵的波束成形能力，克服了毫米波CMOS芯片输出功率受限的问题。

本项目重点研究面向物联网极低功耗微控制器关键技术，包括宽电压标准单元和片上存储器设计技术、工艺-电压-温度（PVT）偏差检测技术与自适应动态电压和频率调节技术、快速响应的宽负载高效率电源转换技术、低功耗高精度模数转换电路设计技术、极低功耗快速启动晶体振荡器技术；面向工业控制微控制器关键技术，包括高可靠处理器架构、低延时访问存储策略、纳秒级中断响应处理技术、容错型自纠错SRAM 设计技术、高精度时钟基准电路设计技术。

本技术成果涉及集成电路测试技术领 域，公开了一种RFID读写器芯片中测系 统及方法

随着集成电路的发展，功耗问题越来越成为制约的瓶颈问题。特别是在即将到来的万物互联智能时代，物联网、生物医疗、可穿戴设备和人工智能等新兴领域更加追求极低功耗，尤其是极低静态功耗。面向未来庞大的物联网节点应用的需求，极低功耗器件及其电路芯片受到越来越多的关注。受玻尔兹曼限制，传统晶体管的亚阈摆幅存在理论极限，这一限制是阻碍器件功耗降低的关键因素，基于传统CMOS晶体管的集成电路已经无法满足物联网节点等对极低功耗的需求。 本项目基于标准CMOS工艺研制新型超陡摆幅隧穿器件，并进一步研发具有极低功耗的物联网节点芯片。新型超陡摆幅隧穿器件采用有别于传统晶体管的量子带带隧穿机制，可突破亚阈摆幅极限，同时获得比传统晶体管低2个量级以上的关态电流性能，具备极其优越的低静态功耗性能。通过超陡亚阈摆幅器件及电路技术的研究和突破，可促进我国物联网芯片产业的发展，显著提高物联网节点的工作时间，具有重要的应用价值。

一、创新点： 1.创新1-高低压兼容工艺技术：世界首个P-sub/P-Epi高低压兼容浮置沉底工艺平台 2.创新2-抗瞬时电冲击电路技术：国际最高品质因子600V等级浮栅控制芯片 3.创新3-低损耗功率器件技术：超低开关损耗阶梯栅氧600V超结功率器件 4.创新4-高功率密度互联技术：国内首款微型智能功率驱动芯片及600V单片智能功率驱动芯片。 二、产出情况： 被Amazon、Philips、Samsung、美的等100多家国内外公司采用，项目新增销售27.2亿元，新增利润4.9亿元，新增创汇3115.5万美元，解决了我国智能功率驱动芯片的“卡脖子”问题。 1.智能生活家电领域累计销售超16亿颗，市场占有率全国第一（超过40%） 2.首次实现国产智能功率驱动芯片应用于高铁空调控制器 3.唯一一款应用于智能电表的国产功率芯片，解决了我国智能电表系统的战略安全问题 4.在新能源交通工具领域出货量超30亿颗 成功应用于亚马逊无人仓储机器人，首批供货超过1万套。

本项目是用 28 纳米 FPGA 器件实现了一枚《万兆网络多核处理器》SOC 芯 片。该芯片目标客户是路由器、交换机、防火墙网络设备整机厂商和网络技术 科研、监管机构。该芯片用于拓展网络带宽到 10Gbps，支持 Open Flow 协议， 兼容 IPV4/IPV6 协议，是 SDN 控制器的基础载体，NFV 的运行平台。该芯片是 互联网产业的核心器件、重要的战略物资，国内空白，国家急需。该项目的产 业化包含 SOC 芯片推广，FPGA→ASIC 转化、网络设备整机生产 3 部分。适合 创办的企业为 Fabless 模式集成电路芯片设计为主和网络装备整机生产为辅的电 43 子信息类股份制高科技企业。