高等教育领域数字化综合服务平台
云上高博会服务平台 高校科技成果转化对接服务平台 大学生创新创业服务平台 登录 | 注册
|
搜索
搜 索
  • 综合
  • 项目
  • 产品
日期筛选: 一周内 一月内 一年内 不限
一种分布式时序触发控制系统
本发明公开了一种分布式时序触发控制系统,包括多个时序控 制器和将其连接成树形网络的光纤;还包括一个触发输入,一个时钟输入和一个急停输入;每个时序控制器的所有输出都可以向其他设备 提供时钟或触发,或者连接到其他的时序控制器的时钟或触发输入。 若仅使用时序触发的功能,而无需精确时钟同步时,可以只将一个节 点的触发输出和另一个节点的触发输入连接起来,无需连接时钟信号。 本发明采用树形网络和光纤实现了分布式系统结构,减小电磁干扰的 影响,减小了布线难度;可以向大型物理实验装置提供高精度的时序 触发以及时钟信
华中科技大学 2021-04-14
PMOS触发的低压ESD触发SCR器件
随着集成电路工艺的进步,MOS管的特征尺寸越来越小,电路的工作电压也不断下降,栅氧化层的厚度也越来越薄,在这种趋势下,将可控硅ESD防护器件的触发电压降低到可观的电压值内,使用高性能的ESD防护器件来泄放静电电荷以保护栅极氧化层显得十分重要。本发明涉及可用于65nm半导体工艺的静电保护(ESD)器件,特别涉及低电压触发的SCR器件。    本发明提供一种采用新型技术减小器件的ESD触发电压的PMOS嵌入的低压触发用于ESD保护的SCR器件。本发明采用PMOS进行触发NMOS导通,NMOS的导通电流触发SCR晶闸管,从而减小SCR器件的ESD触发电压。ESD脉冲信号施加在Anode和Cathode之间,PMOS首先被触发导通,PMOS开通之后,触发NMOS导通,NMOS导通后,其导通电流触发晶闸管SCR导通。晶闸管电流(SCR current)导通大部分ESD 电流,从而实验了ESD保护。
辽宁大学 2021-04-11
一种时序网络与时序数据的多态聚类方法
本发明提出了多态聚类的概念,并公开了一种时序网络与时序 数据的多态聚类分析方法。多态聚类是一种针对时序网络或时序数据, 以多种标准作为相似性度量指标的聚类分析方法,包括以下步骤:首 先,如果处理对象为时序数据,则只对时序数据加工成特定的形式, 而如果处理对象为时序网络,则通过谱映射的方法把时序网络映射为 特定形式的时序数据。其次建立此时序数据的多态向量,最后,对多 态向量采用改进的同步化聚类方法聚类得到多态聚类结果。
华中科技大学 2021-04-14
一种双极性触发型多棒极真空触发开关
本发明公开了一种触发型多棒极真空触发开关,包括密闭壳体; 密闭壳体由绝缘外壳及设置在绝缘外壳两端的阴极法兰和阳极法兰构 成;密闭壳体的两端分别设有阴极和阳极,阴极和阳极结构相同,均 包括电极底柱、电极平台和设置于电极平台上的多个棒状电极,阴极 的棒状电极与阳极的棒状电极相向延伸且相互交错排列,相邻棒状电 极的间隙宽度相等,且该间隙宽度与棒状电极顶端到相对的电极平台 的间隙宽度相等;阴极和阳极中分别设有阴极触发结构和阳极触发结 构。该开关可以保证无论主间隙的电压为何种极性,都能够稳定触发, 能满足电力
华中科技大学 2021-04-14
时序数据水印系列算法技术
1. 痛点问题 工业时序数据具有应用领域广、数据规模大、经济价值高的特点,蕴含的巨大商业价值,因而其安全性受到不法分子采用黑客攻击等技术手段以及雇佣商业间谍等非技术手段的威胁。数据所有者通常会采用前效方法对数据库中的数据加以保护,但是这些方法只能有效防止外部人员进行非法盗窃,对于内部人员盗窃等途径并不能有效遏制。数字水印是解决数据在传播过程中安全问题的一个主流分支,通常的数字水印采用分组多数投票方法来提升算法的鲁棒性,但时序数据通常有较多的噪声,高价值数据点相对集中,因而一个未经加权的投票算法可能会因为大范围的噪声干扰而导致水印判定失效。此外,常见时序数字水印算法基于时间戳进行水印嵌入计算,容易受到更改时间戳或频率变换的攻击,一旦时间戳序列大幅度改变,水印提取算法将受到很大影响,很可能导致水印提取完全失效。 2. 解决方案 工业物联网数据是工业大数据规模迅速扩张的主要来源。各类物联网传感器以极高的频率采集其所在设备的工作状态数据,通常为一系列包含数据产生时间戳(Timestamp)和采集数据(Data)形式为(Timestamp, Data) 的元组序列,称为时间序列。工业时序数据具有应用领域广、数据规模大、经济价值高的特点,蕴含的巨大商业价值,因而其安全性受到不法分子采用黑客攻击等技术手段以及雇佣商业间谍等非技术手段的威胁。 数据所有者通常会采用前效方法对数据库中的数据加以保护,包括但不限于:数据加密、用户权限划分等等。但是,这些方法只能有效防止外部人员进行非法盗窃,对于内部人员盗窃等途径并不能有效遏制。数字水印是解决数据在传播过程中安全问题的一个主流分支,常见时序数字水印算法基于时间戳进行水印嵌入计算,容易受到更改时间戳或频率变换的攻击,一旦时间戳序列大幅度改变,水印提取算法将受到很大影响,很可能导致水印提取完全失效。此外,数字水印通常采用分组多数投票方法来提升算法的鲁棒性,但时序数据通常有较多的噪声,高价值数据点相对集中,因而一个未经加权的投票算法可能会因为大范围的噪声干扰而导致水印判定失效。 本项目针对常见的水印失效场景进行了分析,提出了能够有效提示水印鲁棒性的技术,更好的确保数据安全的管理能力。 3.合作需求 在全国范围内工业互联网/工业大数据相关领域寻求应用场景,希望能与能源/装备制造行业的大中型企业开展这方面的合作研究和落地实施;并针对上述企业开展包括二次开发在内的各类实际应用,助力企业降本增效、转型升级。
清华大学 2023-02-14
一种真空触发开关
本发明公开了一种真空触发开关,包括密闭壳体;密闭壳体的 两端分别设有阴极和阳极,阴极包括阴极导杆、阴极触头和阴极触头 片,阳极包括阳极导杆、阳极触头和阳极触头片;阴极导杆和阳极导 杆均为中空的圆筒形,其上有螺旋状开槽;阴极触头和阳极触头均为 杯状结构,杯壁为圆筒形,杯底中心开有圆孔,杯壁上有螺旋状开槽; 阴极导杆和阳极导杆分别与阴极触头和阳极触头的杯底同轴紧密连 接,阴极触头和阳极触头的杯口分别与阴极触头片和阳极触头片紧密 连接。该开关避免了由于电弧集聚所带来的电极烧蚀问题,能有效阻止电弧中的金属等
华中科技大学 2021-04-14
时间触发以太网技术
01. 成果简介  实时以太网是未来工业控制系统网络技术的发展方向。目前,实时网络技术中的最先进的技术之一为时间触发以太网(Time Triggered Ethernet)技术。时间触发以太网将时间触发技术的确定性、容错机制和实时性能同普通以太网的灵活性、动态性能以及“尽力而为”相结合,为同步的、高度可靠嵌入式计算与网络、容错设计提供支持。时间触发以太网起源于奥地利的维也纳技术大学,在工业控制、汽车电子、航空航天等领域得到了广泛的应用。  本团队研发了具有完全自主知识产权的时间触发以太网系统,系统性掌握了时间触发网络核心技术,具体包括高精度高可靠时间同步技术、基于全局时间的确定性调度技术、基于冗余链路的数据可靠性传输技术、基于线性规划的数据流规划技术和面向动态需求的快速数据流规划技术。形成了时间触发以太网交换芯片、接口芯片、交换机、终端接口卡和终端设备等原型产品,以及设计/部署/管理软件工具集。与同类产品相比,具有自主化、实时性、确定性、高可靠等技术优势。如下图所示,时间触发以太网为信息应用和控制应用提供了统一传输通道,同时保证了服务质量。图1. 时间触发以太网原理  根据工业通信和工业物联网解决方案独立供应商HMS Networks发布的2019工业网络市场份额报告显示,越来越多的工业设备正不断连接到工业网络,2019年新连接节点数预期可增长10%。其中,工业以太网的市场份额持续快速增长,而现场总线2019年将首次出现下降。工业以太网现占据新安装节点的59%(去年是52%),而现场总线占据35%(去年是42%)。根据当前的发展趋势,工业实时以太网市场将保持较快增长,本成果技术具有良好的产业化前景。02. 应用前景 本成果技术作为底层通信网技术,可被应用于汽车电子、航空航天、船舶装备、轨道交通、工业自动化等领域。03. 知识产权 已申请发明专利1项。04. 团队介绍 团队负责人为赵曦滨副教授、博士生导师,清华大学信息系统安全教育部重点实验室副主任,清华大学-中车四方所智能装备工业物联网联合研究中心副主任,中国自动化学会高级会员,中国自动化学会智能制造专委会委员。长期从事企业信息化、工业网络、工业网络安全、智能制造等理论与实践工作。近年来,作为负责人和主要成员主持参与了省部级以上项目等20余项,其中国家级项目(863、973和自然科学基金)19项,省部级科研项目7项,全国博士后基金项目1项。在国内外重要期刊上发表学术论文70余篇,其中SCI/EI收录60余篇,合作专著1部,申报发明专利30余项,其中已获授权5项。团队成员还包括万海副研究员。05. 合作方式 投融资。06. 联系方式 邮箱:wanhai@tsinghua.edu.cn、liuyi2017@tsinghua.edu.cn
清华大学 2021-04-13
微分代数时序动态逻辑的CPS属性验证方法
可有效用于对CPS进行系统建模、属性规约和属性验证。
东南大学 2021-04-10
一种用于相干解调的 FPGA 时序优化方法
本发明公开了一种用于相干解调的 FPGA 时序优化方法。所述 FPGA 时序优化方法包括对 FPGA 进行流水线设计;判断是否存在总 延时超过延时阈值δ的路径;判断目标路径中逻辑延时与布线延时的 比值 k 是否大于等于延时比例阈值ε;将所述目标路径对应算法模块 中的算法设置为穷举法,并将该算法模块所有可能的计算结果存储于 只读存储器中;重新设置 FPGA 的最大扇出直至所有路径总延时的最 大值小于等于延时阈值δ。本发明通过逻辑优化的方法,从而解决了 有反馈或者迭代运算而不能使用流水线设计进行优化的问
华中科技大学 2021-04-14
用于集成电路的静电放电触发电路
本实用新型公开了用于集成电路的静电放电触发电路,通过在电路中设置由 NOMS  晶体管和 PMOS  晶体管组成的反相器、 BigFET  晶体管、低阈值电压 NMOS  晶体管使电路实现释放静电放电电流( ESD )的功能,且在电路中采用 NMOS  晶体管代替传统的电容器,在能够有效的释放静电放电( ESD )电流的同时,避免使用比较大的电阻和电容而带来的浪费芯片面积的问题。同时采用低阈值 MOS  管,使 BigFET  栅上的电荷快速泄放干净,没有漏电产生。
辽宁大学 2021-04-11
1 2 3 下一页 尾页
热搜推荐:
1
云上高博会企业会员招募
2
63届高博会于5月23日在长春举办
3
征集科技创新成果
中国高等教育学会版权所有
北京市海淀区学院路35号世宁大厦二层 京ICP备20026207号-1