本发明公开了一种利用 Xeon-Phi 协处理器提升布隆滤波器处理 性能的系统及方法，包括：性能采样模块、任务调度模块、通信模块 和任务处理模块。性能采样模块用于获取宿主端和协处理器端的处理 能力，决定两端分配的任务比例；任务调度模块控制宿主端和协处理 器端之间整体的任务调度；通信模块管理宿主端和协处理器端的通讯； 任务处理模块负责任务的查询与计算。系统将每个任务分配给相应的 线程，每个线程在一个私有的子向量进行处理

本发明公开了一种基于多核式处理器的高速数码印花处理系统，包括千兆以太网接口、I2C接口、StreamIO接口和多核处理器；多核处理器包括命令接收单元、命令处理单元、命令输出单元、数据接收单元、压缩数据缓存单元、数据解压单元、解压数据缓存单元和数据输出单元；同时本发明还公开了一种基于多核式处理器的高速数码印花处理方法。本发明以高性能多核处理器为核心，通过千兆以太网和StreamIO接口来完成打印数据从PC机到打印喷头的高速传输，通过千兆以太网和I2C接口实现打印命令的处理和转发，同时完成打印图像数据的解压缩和图像旋转等处理工作，大大提高了数码印花系统的工作效率。

本发明公开了一种基于 Nios-II 处理器的编码器接口测试装置， 包括 FPGA 芯片和与其相连的增量式 TTL 接口模块、增量式正余弦接 口模块、绝对式接口模块、显示屏和 PS/2 接口设备，其中，增量式 TTL 接口模块用于与增量式 TTL 接口类型的编码器连接，增量式正余 弦接口模块用于与增量式正余弦接口类型的编码器连接，绝对式接口 模块用于与绝对式编码器连接，以将其输出的串行数字信号进行差分 信号和单端信号之间相互转换， FPGA 芯片包括有内嵌在片内的 NiosII 处理器，其对输入的信号进行处理，实现对编码器接口的测试。本发 明的装置可以解决现有编码器测试平台中编码器接口不能相互兼容问 题和携带不方便问题，具有成本低、功能强、体积小、结构紧凑、集 成度高的特点。 

一、项目简介 随着AlphaGo及其Zero的相继推出，近年来以神经网络计算为基础的深度学习及相关优化算法已成为人们研究AI的热点。深度学习算法在AlphaGo中的成功应用主要是依赖神经网络监督学习的网络层次及神经元数量提升，而其Zero的应用不同则是在于引进了博弈优化的思想，这就给以并行计算为核心的神经网络优化算法理论研究提供新的思路。 鉴于传统神经网络优化算法面临非全局优化的难题，我们基于吉布斯分布采样优化计算，提出一种以脉冲神经元构成的混合网络结构动力学系统来实现的神经网络全局优化算法，引进纳什平衡理论来优化的神经网络计算方案，并设计一款相应的通用神经网络并行处理器芯片，以新型芯片编程架构模拟人脑功能进行感知、行为和思考新型芯。 二、前期研究基础 本团队主要是由厦门大学福建省集成电路设计工程技术研究中心、厦门大学集成电路设计与测试分析福建省高校重点实验室的教师与学生组成的，主要从事人工智能、网络通讯、集成电路设计、纳米单电子器件等方面的研究工作，并积累了深厚的研究基础。团队首席科学家郭东辉教授十多年前曾在美国加州Berkeley 大学非线性电路实验室访问，从事有关细胞神经网络(CNN)有关课题的研究，先后主持国家自然科学基金项目五项，其中与神经网络研究内容相关的有两项，分别是《视觉神经网络光电集成系统的研究》(批准号：69686004)和《混沌神经网络加密算法及其相应集成电路的设计研究》(批准号：60076015)。 本团队同时也是厦门市集成电路设计公共服务平台的主要技术支撑单位。在厦门市科技重大专项经费的支持下，我们配备了开展模拟及数字SOC 芯片设计所需要的各种EDA 工具和IC 测试设备。此外，厦门集成电路设计公共服务平台也是TSMC、SMIC 等芯片制造厂重要合作伙伴，并与厦门联芯、三安集成等芯片制造厂也有长期的合作协议，可以进行包括射频及功率芯片在内各类模拟及数字SOC 芯片的设计流片。同样，在学校211 和985 经费的支持下，本团队也独立配备了8 台IBM 服务器分别运行MATLAB、OPNET、SPW、ANSYS、Silvaco TCAD 等系统设计与器件工艺仿真工具。本团队所在的微电子与集成电路学科也已列入我校“双一流”建设学科，有关类脑芯片设计相关课题研究所需要的科研环境建设将得到重点支持。特别是厦门联芯公司在量产后，已将本团队作为其先导技术开发的重要合作伙伴，也委托我们开发相应的器件模型及电路工艺库。在厦门火炬高新区及厦门市IC 平台的支持下，厦门联芯公司还可以为我们团队提供免费的MPW流片业务。 自2009年，本团队与福建新大陆电脑股份有限公司签署 “共建SoC联合实验室”以来，基于该平台，每年合作项目经费近百万，同时还完成了多项横向合作项目：面向金融、税控的专用信息处理与控制SoC芯片开发、安全密码算法研究、区块链接技术研究等等，培养了大批优秀的硕士毕业生；厦门市美亚柏科信息股份有限公司是本团队的长期合作伙伴之一。 总之，不管从算法理论研究还是从应用技术开发来看，本课题组已具备相当优秀的研究基础和研究经验，以及显著的前沿技术攻关能力。 三、应用技术成果我们的相关研究成果也得到企业界的重视和肯定，课题组先后承担过如深圳 华为公司首歀交换芯片项目的调度算法设计、福建新大陆首款二维码识别芯片的算法及后端版图综合设计、台湾盛群公司首款32 位处理器及专用处理器编译器开发和厦门元顺公司多款电源管理芯片的设计。最近课题组还为我国某研究机构开发28nm 的低功耗设计流程专门设计一款挂载加可重构解密算法协处理器的32 位通用处理器验证芯片。

研发阶段/n拟突破传统的控制流模式，开展新型高能效处理器体系结构的研究，主要研究 内容包括：（1）新型的并行计算模型，拟研究支持控数协同的新型并行计算模型， 为高能效处理器体系结构提供理论指导；（2）新型的高能效处理器体系结构，拟 研究新型计算模型指导下的控数协同处理器体系结构，兼顾通用性和高能效；（3） 基于新器件的高能效体系结构，拟研究基于超导器件的高能效体系结构设计，以进 一步提升处理器能效比；（4）高能效体系结构和应用的协同优化，拟研究后E级计 算典型应用和控数协同体系结构的协同优化，验证新

随着物联网设备的指数型增长，传统云计算的集中式处理方法已不能满足数据处理和数据安全等需求，边缘计算应运而生。边缘计算可以提升物联网的智能化，促使物联网在各个垂直行业落地生根。但是，一般的应用都默认只支持一种物联网组网协议或使用一种边缘计算框架，且组网协议跟边缘计算框架的接入十分繁琐，用户使用操作不便，耗时长。 一种集成多组网协议多边缘计算框架的边缘计算处理平台可同时兼容多种组网协议和集成多种边缘计算框架，简化接入步骤，大幅度降低用户的操作步骤和时长。同时，部署简单快捷，通过配置文件执行一键启动脚本即可实现平台的自动化部署及统一管理。 与现有技术相比，该平台配置变更灵活。针对不同的服务器，不同的设备，只需要修改配置文件就可以直接部署生效。无须重新编译代码，无须重新创建镜像。此外，该平台具有良好的扩展性，极高的并发处理能力和很强的稳定性。可利用硬件加速数据处理，通过对FPGA、GPU和ASIC等的加速算法实现对数据的加速处。

本发明公开了一种嵌入式处理器的未知恶意代码检测方法，包 括创建嵌入式系统自体集、生成检测器集、检测未知恶意代码的步骤； 在处理器指令级对系统内正常程序的指令序列信息进行采集编码生成 二进制串集合作为自体集，随机生成二进制串作为候选检测器，并将 其与自体集中的元素进行否定选择生成检测器集；利用检测器集里的 二进制串与从指令级收集到的待检测代码的行为信息二进制串进行匹 配；采用双阈值的海民规则进行自体集的二进制串、检测器

此款计算器适合小学生使用，款式轻巧，颜色鲜艳，完全符合小学生的喜好 主要功能：1.24小时时间设定           2.1900年到2099年日期调设           3.计时器、时间运算、10位四则运算           4.求倒数、求平均数、圆周率计算           5.平方及开方运算、百分比计算           6.分数简化计算、假分数、带分数转换           7.分数按书写方式习惯显示           8.分数与小数转换           9.手动自动关机功能 产品规格：         规格尺寸：13.5CM（长）*7CM（宽）*1.1CM（高） 此产品符合国标，行标JY/T0382-2007 硅胶按键。

本发明公开了一种适用于 RFID 安全通信的椭圆曲线加密协处 理器，所述协处理器包括寄存器阵列、模算术逻辑单元和 ECC 协处理 器指令控制器，所述寄存器阵列用于存储椭圆曲线加密计算过程中的 椭圆曲线参数、私钥、计算过程数据以及计算结果；所述模算术逻辑 单元包括加法电路、乘法电路、平方电路、控制单元和寄存器 T，用 于完成加法、乘法、平方运算；所述 ECC 协处理器指令控制器用于对 所述模算数逻辑单元发送加法、乘法、

本发明公开了一种基于多核处理器的高速印花机图像数据旋转处理系统，包括数据接收设备、数据解析处理设备、数据传输通道和数据输出设备。本发明还公开了一种基于多核处理器的高速印花机图像数据旋转处理方法，其通过以太网接口接收数据，利用处理器的多个核并行处理数据，由FPGA实现数据的输出。相比现有技术，本发明系统及方法能够大大提高数据的旋转效率以及吞吐量，从而实现数码印花机的高效能产出。