本发明公开了一种用于相干解调的 FPGA 时序优化方法。所述 FPGA 时序优化方法包括对 FPGA 进行流水线设计；判断是否存在总 延时超过延时阈值δ的路径；判断目标路径中逻辑延时与布线延时的 比值 k 是否大于等于延时比例阈值ε；将所述目标路径对应算法模块 中的算法设置为穷举法，并将该算法模块所有可能的计算结果存储于 只读存储器中；重新设置 FPGA 的最大扇出直至所有路径总延时的最 大值小于等于延时阈值δ。本发明通过逻辑优化的方法，从而解决了 有反馈或者迭代运算而不能使用流水线设计进行优化的问

一、项目分类 显著效益成果转化 二、成果简介 主要针对密码算法的FPGA实现和加速优化。其特征在于，系统通过软硬件协同实现不同认证机制，系统包括硬件认证模块和软件功能模块。利用FPGA的可编程逻辑电路部分实现认证机制算法的硬件加速。 集成电路中差分对管的失调电压或者带隙电压会随着温度和电源电压的变化而产生漂移，从而恶化前台校正的结果。经过理论分析、模拟仿真和实际电路测试，我们发现这种由温度和电源电压变化而引起的失调漂移呈现一定的线性特征，可以用线性内插或者反馈的方式对失调漂移进行校正，从而无需传统的后台校正电路，具有校正电路简单、对比较器正常工作无干扰、精度高等优点。

本发明提出了多态聚类的概念，并公开了一种时序网络与时序 数据的多态聚类分析方法。多态聚类是一种针对时序网络或时序数据， 以多种标准作为相似性度量指标的聚类分析方法，包括以下步骤：首 先，如果处理对象为时序数据，则只对时序数据加工成特定的形式， 而如果处理对象为时序网络，则通过谱映射的方法把时序网络映射为 特定形式的时序数据。其次建立此时序数据的多态向量，最后，对多 态向量采用改进的同步化聚类方法聚类得到多态聚类结果。

1. 痛点问题 工业时序数据具有应用领域广、数据规模大、经济价值高的特点，蕴含的巨大商业价值，因而其安全性受到不法分子采用黑客攻击等技术手段以及雇佣商业间谍等非技术手段的威胁。数据所有者通常会采用前效方法对数据库中的数据加以保护，但是这些方法只能有效防止外部人员进行非法盗窃，对于内部人员盗窃等途径并不能有效遏制。数字水印是解决数据在传播过程中安全问题的一个主流分支，通常的数字水印采用分组多数投票方法来提升算法的鲁棒性，但时序数据通常有较多的噪声，高价值数据点相对集中，因而一个未经加权的投票算法可能会因为大范围的噪声干扰而导致水印判定失效。此外，常见时序数字水印算法基于时间戳进行水印嵌入计算，容易受到更改时间戳或频率变换的攻击，一旦时间戳序列大幅度改变，水印提取算法将受到很大影响，很可能导致水印提取完全失效。 2. 解决方案 工业物联网数据是工业大数据规模迅速扩张的主要来源。各类物联网传感器以极高的频率采集其所在设备的工作状态数据，通常为一系列包含数据产生时间戳（Timestamp）和采集数据（Data）形式为(Timestamp, Data) 的元组序列，称为时间序列。工业时序数据具有应用领域广、数据规模大、经济价值高的特点，蕴含的巨大商业价值，因而其安全性受到不法分子采用黑客攻击等技术手段以及雇佣商业间谍等非技术手段的威胁。 数据所有者通常会采用前效方法对数据库中的数据加以保护，包括但不限于：数据加密、用户权限划分等等。但是，这些方法只能有效防止外部人员进行非法盗窃，对于内部人员盗窃等途径并不能有效遏制。数字水印是解决数据在传播过程中安全问题的一个主流分支，常见时序数字水印算法基于时间戳进行水印嵌入计算，容易受到更改时间戳或频率变换的攻击，一旦时间戳序列大幅度改变，水印提取算法将受到很大影响，很可能导致水印提取完全失效。此外，数字水印通常采用分组多数投票方法来提升算法的鲁棒性，但时序数据通常有较多的噪声，高价值数据点相对集中，因而一个未经加权的投票算法可能会因为大范围的噪声干扰而导致水印判定失效。 本项目针对常见的水印失效场景进行了分析，提出了能够有效提示水印鲁棒性的技术，更好的确保数据安全的管理能力。 3.合作需求 在全国范围内工业互联网/工业大数据相关领域寻求应用场景，希望能与能源/装备制造行业的大中型企业开展这方面的合作研究和落地实施；并针对上述企业开展包括二次开发在内的各类实际应用，助力企业降本增效、转型升级。

单片机与嵌入式系统实验平台，基于项目化的设计理念，满足8位、32位单片机、FPGA嵌入式系统的教学实训和竞赛需求。

本发明公开了一种分离式FPGA实验箱，涉及一种教学用FPGA实验箱。该实验箱的核心板和底板采用分离式结构，核心板对底板引出多个引脚，所述的核心板可独立使用或者与核心板连接使用，所述的底板采用模块化设计，各模块在结构和功能上均相互独立。优点：能够用于教学、科研及大学生科技竞赛，既具有实用性与先进性，又具有针对性和通用性，有利于学生学习主动性、发散性思维及动手能力的培养，且维修、升级简单方便；使用范围宽、操作灵活、开放性高。

可有效用于对CPS进行系统建模、属性规约和属性验证。

基于 FPGA 的实时视差计算系统，属于图像处理系统，目的在 于获得更快的视差计算处理速度，从而提高视差计算的实时性。本发 明包括左图像获取模块、右图像获取模块、变换模块、海明距离计算 模块、视差计算模块、一致性检测模块和表决模块，左、右图像获取 模块从外部读取左右图像数据，变换模块缓存左右图像数据，进行中 心变换得到左右位向量，海明距离计算模块计算左右位向量之间的海 明距离，视差计算模块根据海明距离计算左右视差，一

重庆海云捷迅科技有限公司以FPGA与人工智能技术为核心，致力于研究智能硬件高效使用，提供多种智慧场景解决方案，助力智慧城市及相关智能行业升级改造，推动中国FPGA及人工智能生态建设发展。海云捷迅通过与国内高校开展高层面、多维度的合作，不断助力高校FPGA和人工智能相关专业的课程体系及人才培养支撑平台建设。合作领域包括人工智能专业课程共建、师资培训、英特尔联合实验室建设、产教融合基地建设、AI+FPGA教学实验平台建设、教育部协同育人项目合作、教育部科技发展中心产学研基金项目合作、国家级高校大赛合作等。海云捷迅优秀的业绩表现更是获得了业界的充分认可，跻身于“中国人工智能商业价值TOP100”的行列。

本发明公开了一种分布式时序触发控制系统，包括多个时序控 制器和将其连接成树形网络的光纤；还包括一个触发输入，一个时钟输入和一个急停输入；每个时序控制器的所有输出都可以向其他设备 提供时钟或触发，或者连接到其他的时序控制器的时钟或触发输入。 若仅使用时序触发的功能，而无需精确时钟同步时，可以只将一个节 点的触发输出和另一个节点的触发输入连接起来，无需连接时钟信号。 本发明采用树形网络和光纤实现了分布式系统结构，减小电磁干扰的 影响，减小了布线难度；可以向大型物理实验装置提供高精度的时序 触发以及时钟信