01项目背景 LDPC码作为一类信道编码，在目前很多通信系统中使用，如5G通信，数字卫星广播（DVB），空间通信（CCSDS）等，研究开发适合在各类通信系统中LDPC码编译码器。 02项目简介 项目1.面向5G-LDPC码的高速编译码器实现针对5G通信标准，开发高速LDPC编译码器。最高实现速率达到1Gbps。 项目2.800MDVB-S2标准LDPC码编译码器实现针对DVB-S2标准，开发高速LDPC编译码。 项目3.800M深空与卫星通信LDPC码编译码器硬件实现针对CCSDS标准，开发高速LDPC编译码器。 项目4.面向突发信道的LDPC设计与实现针对某些特殊应用场景，自主构造LDPC码并根据LDPC编译码器。 项目5.高速QC-LDPC码仿真验证平台开发针对QC-LDPC码搭建仿真验证平台，为LDPC码的高速仿真提供便捷条件。 03关键技术 1.优化的分层译码译码算法设计 2.基于分层译码的新型译码器架构 3.灵活可变的译码可配置技术

本发明公开了一种 LDPC 码的纠删译码方法及系统，方法包括 步骤：S1、将码字中已知信息代入校验方程组，得到残余校验方程组； S2、查找残余校验方程组中只有一个未知变量的方程，解出该未知变 量并代入残余校验方程组进行更新；S3、重复步骤 S2，若恢复出所有 未知变量则译码成功；若未能恢复所有变量则执行步骤 S4；S4、搜索 残余校验方程组中的子方程组，其只有一个未知变量在子方程组中出 现一次，而其它未知变量出现偶数

本发明公开了一种基于 flash 编程干扰错误感知的 LDPC 译码优化方法，随着 NAND 闪存存储密度的提升，每个单元存储较多的比特信息，单元之间的耦合干扰较强烈，造成严重的编程干扰错误，使得传统的 BCH 码不足以保证数据的可靠性，LDPC 码具有优于 BCH 码的纠错性能而被应用于 NAND 闪存存储系统中。使用被优化的 LDPC译码算法具有重要意义。现已观察，编程干扰错误具有数值相关性特征，当进行 LDPC

本发明公开了一种用于导航信号的 LDPC 码校验矩阵的构造方法，包括以下步骤： （1）获取待构造的 LDPC 码校验矩阵的子矩阵的大小 z*z，以及该 LDPC 码校验矩阵的基矩阵的大小 m*n； （2）根据步骤（1）获取的结果构造 m 个由 0、1 构成的长度为 nz 位的稀疏序列[S1，S2，…，Sm]，利用构造的 m 个稀疏序列得到 LDPC 校验矩阵 H。 本发明通过寻找稀疏序列的方法构造准循环校验矩阵 H，稀疏序列的后 M 位的产生方式决定了得到的校验矩阵具有近似下三角结构，使得基于 H 的编码算法更加简单。稀疏序列前 N-M 位的自身约束条件以及不同稀疏序列之间的互相关约束条件保证了校验矩阵 H 中不会出现长度为 4 的环，本方法能快速高效地构造出具有准循环特性和下三角构造的校验矩阵。