本发明提供了一种基于忆阻的非易失性存储器及其读、写、擦除操作方法以及测试电路;基于忆阻的非易失性存储器电路包括忆阻存储单元、选址开关、控制开关以及分压电路。本电路的设计通过行列地址信号对忆阻存储单元进行选址,通过外加脉冲信号对读、写、擦除操作进行选择,并提供了基于忆阻的非易失性存储器的功能测试电路验证此电路结构的有效性。同时,在此电路结构的基础上,利用忆阻的非易失性原理,探讨了对此基于忆阻的非易失性存储器电路的 项目阶段: 试用 会员登录可查看 合作方式、专利情况及联系方式 登 录 注 册 扫码关注,查看更多科技成果