本发明公开了一种液晶基红外波束偏振控制芯片，包括芯片壳体(4)以及位于该芯片壳体(4)内的阵列化液晶偏振控制结构(3)；芯片壳体(4)上设置有第一驱控信号输入端口(1)，第二驱控信号输入端口(2)，第三驱控信号输入端口(5)，第四驱控信号输入端口(6)。红外光波进入芯片的阵列化液晶偏振控制结构后，按照液晶偏振控制结构的阵列规模和排布情况被离散化为子波束阵。子波束与受控电场激励下的液晶分子相互作用，被执行水平、垂直、4

本发明公开了一种芯片连晶缺陷识别方法，该发明主要用于在 芯片制造过程中识别含连晶缺陷的不合格芯片；包括三个步骤：步骤 一，对采集到的芯片图片进行模板匹配，定位出芯片的位置，根据芯 片的位置，对图片进行截取；步骤二，对截取获得的图片进行预处理， 增大芯片基体与背景的差别；步骤三、对经过预处理的图片进行分割， 获取 blob 块，对 blob 块进行特征分析：首先以面积为基准判断出是否 含连晶缺陷；对面积正常的 blob 块，获取其 blob 块最小外接矩形的中 心点以及四边中点的位置，以中心点以及四边

本发明公开了一种倒装LED芯片在线检测方法，该方法所涉及的检测装置包括盘片装载台、运输传输系统、收光测试组件、探针工作台以及探测对准系统，其中，该在线检测方法为：在工作中，运输传送系统可以运输盘片工作台到合适的工作区域，调整位姿之后，启动探测对准系统对探针工作台进行控制，使探针与待测试的芯片接触通电，使芯片发亮，从而收光测试组件可以对其进行检测。按照本发明的机械结构，能够成功地解决倒装LED芯片电机和发光面不同侧的问题，并且采用了精密图像运动控制技术，实现了倒装LED芯片的高速精密测试，加快了芯片的检测效率。

本发明公开了一种基于模板匹配的芯片定位方法，具体包括以下步骤：步骤一，制作模板；步骤二，对待定位图片进行预处理，增大背景与芯片基体的对比度；步骤三，对预处理后的图片进行图像分割，得到blob块，利用blob块的面积和blob块对应的最小外接矩形的边长信息排除存在连晶、缺损缺陷的芯片；获取剩下的blob块的最小外接矩形的中心位置坐标，以及短边与水平方向的夹角；步骤四，根据步骤三得出的中心位置坐标和夹角，在待定位图片上采用模板匹配芯片，定位出芯片的位置和角度。本方法主要适用于芯片制造过程中对芯片的定位，采用先筛选再匹配的方法能快速准确定位出合格芯片的位置，排除掉带有连晶、缺损缺陷的芯片。

本实用新型公开了一种倒装LED芯片在线检测装置，包括底座，所述底座的上端转动连接有支撑块，所述底座的正上方设有支撑台，所述支撑块的上端与支撑台的下端转动连接，所述支撑台的上端分别固定连接有第一安装块和第二安装块，所述第一安装块和第二安装块之间设有LED芯片本体，所述LED芯片本体的一侧设有支撑杆，所述支撑杆远离LED芯片本体的一端贯穿第一安装块，所述支撑杆与第一安装块之间为转动连接，所述第一安装块的上端插设有第二螺杆，所述第二螺杆的下端贯穿第一安装块并与支撑杆相抵，所述第二螺杆与第一安装块之间为螺纹连接。本实用新型通过调节机构的设置，实现对LED芯片翻转、旋转，提高使用时的便捷性与检测时的多样化。

本发明公开了一种光电复合式水下湿插拔连接器，插座部分以及与之配合的插头部分；插头部分包括插头外壳，插头外壳里面设置有插头内腔，所述插头内腔中设置有贯穿其中并伸出所述插头内腔的电插针，电插针中段布置有与插座部分内部上下移动件配合的斜坡，电插针的后端中心贯穿设置插头光纤，电插针前端头部呈凸球状；插座部分包括能伸入所述插头外壳中的插座外壳，所述插座外壳里面设置有插座内腔，插座内腔里面设置有电连接部分和插座光纤部分；插座外壳和所述插头外壳上分别设置有穿通其的第一进水槽和第二进水槽，所述插头内腔和所述插座内腔中都充满绝缘油。本发明能够保证深水环境的可靠连接。

近几年，硅基集成电路的速度遭遇瓶颈、停滞不前，解决的办法之一是引入光子学器件，部分取代电子学集成电路中的信号处理和互联器件，这就要求光子学器件具有像电子学集成那样的小尺度和三维集成能力，同时具有和电子学集成兼容的制备工艺。这些要求使得光电混合集成面临巨大的挑战，是一个世界性的难题。 光学所张家森教授团队与信息科学学院彭练矛教授团队合作，提出了基于表面等离激元和碳纳米管的三维光电混合集成系统，该系统与现有的COMS制备工艺兼容，可以实现光子学和电子学的三维集成和互联，为解决集成电路的速度瓶颈提供了一种方法。他们演示了几种集成回路，包括在片光操控回路、波长和偏振复用回路和具有COMS信号处理电路的集成模块。Fig. 1. Integration of plasmonic-enhanced detector with carbon nanotube (CNT) complementary metal oxide semiconductor (CMOS) signal processing circuits. a, Schematic of the 3D integrated circuits, consisting of bottom-layer passive WFSAs and metal connection lines, in-between HfO2 dielectrics and Au cross-layer connection lines, and top-layer plasmonic receiver and CNT CMOS signal processing circuits. b, Output characteristics of the plasmonic-enhanced barrier-free-bipolar diode (BFBD) and the normal BFBD under the illumination at "λ" =1200 nm. c, Electric field pattern of the La=320-nm SA. d-e, Transfer (d) and output (e) characteristics of the CMOS. f, VTC curves of the CMOS (blue line) and the 3D integrated circuits (red line). Inset is the corresponding equivalent circuit diagram of the 3D integrated circuits. g-i, Statistical figures of merit of the deep-subwavelength modules, including photocurrent (g) and photovoltage (h) of the BFBD as well as on-state current of the CMOS (i). 这种三维集成系统的优点包括：1. 使用低温COMS兼容制备工艺，可以在单片集成回路中集成光子学模块、电子学信号处理系统和存储系统；2. 利用具有原子厚度的碳纳米管材料以及金属工艺，使得光子学集成和电子学集成在材料上兼容；3. 基于表面等离激元使得光子学器件尺度可以和电子学器件尺度相近，便于集成；4. 碳纳米管的工作波段可以覆盖整个通讯波段，这是硅材料无法做到的；5. 光电探测器工作于光伏模式，可以减小能耗。该工作是首次利用原子厚度材料实现三维光电混合集成，可以实现更小的尺寸、更快的速度和更多的功能，同时，有可能解决电子学集成回路在速度上的瓶颈。 上述实验结果近期发表于最新一期《自然 电子学》杂志。 相关文献：Yang Liu, Jiasen Zhang, and Lian-Mao Peng, Three-dimensional integration of plasmonics and electronics. Nature Electronics 1, 644-651 (2018).Yang Liu, Jiasen Zhang, Huaping Liu, Sheng Wang, and Lian-Mao Peng, Electrically-driven monolithic subwavelength plasmonic interconnect circuits. Science Advances 3, e1701456 (2017).

所属领域：新能源与节能环保成果介绍：针对化工行业高毒性、低阈值VOCs，研发新型光电催化氧化技术，大大提高VOCs的去除效率，减少污染物的排放。

实验上测量了800nm和400nm园偏振激光与Xe原子相互作用作用的多光子电离过程，通过冷靶电子离子动量谱仪，实现光电子能谱和动量谱的高精度测量。实验上，发现在400nm波长条件下，测量到可分辨多光子特征的电子能谱和动量谱结构。由于Xe原子具有很强的自旋轨道耦合效应，实验上观测到3/2P（红色箭头）和1/2P（白色箭头）引起的能级分裂的动量分布和能量分布.而对于1/2P能级，在园偏振激光作用下，可以选择性性激发自旋向下或自旋向上的电子 [图1（d）]，因此，可以通过1/2P能级可以实现高自旋极化度的光电子。

本发明公开了一种高功率大带宽锗硅光电探测器。该探测器是 模拟光子通信系统和微波光子系统中的硅基关键集成光电子器件，其 特征在于包括多个并联锗层结构和电感。多个并联的锗层结构的多个 锗层尺寸是可以不同的，以实现对寄生电阻的调控，在提高器件饱和 功率的同时保持了寄生参数不至显著增加。同时，通过引入片上和片 外电感，实现对器件寄生电感的调控，抬升器件高频处频率响应，提 升器件工作带宽。本发明提出的光电探测器采用集总电极结构