1 成果简介语音识别在嵌入式芯片上实现的主要矛盾是算法实现的性能精度与芯片功耗、速度之间的矛盾，一个性能较好的 800 条典型汉语普通话语音识别算法以纯粹软件嵌入方案实现通常需要 200MIPS 以上 ARM（ Advanced Risc Machine） MCU 处理速度，因此我们提出语音识别集成电路 IP 与协处理器来克服以上的问题，通过关键运算的硬件化映射来大幅提高语音识别计算的功耗和处理速度。该设计可作为语音识别集成电路 IP 放入客户的 SoC 芯片中，也可作为协处理器放在片外。 关键性能指标如下： *工艺：苏州 HJTC 0.18um 1P6M 标准 CMOS 工艺 *管芯面积： 1.5 x 2mm *逻辑规模： 3 万等效门（标准二输入与非门，不含 SRAM） *I/O 数： 52 封装: CQFP64 *存储规模：片上集成 1 片单口 SRAM，共 4K×16 比特 *供电电压：核心部分->1.8V， IO 部分->3.3V *正常工作频率： 20MHz（最高工作频率 100MHz） *功耗： 80uW/MHz *速度： 4us/帧（特征维数取 27，时钟频率取 20MHz） 图 1 语音识别集成电路版图图 2 ARM+语音识别协处理的测试系统表 1 与其他语音识别芯片的对比2 应用说明语音识别 IP 或协处理器基于对高斯混合模型计算的优化，适合于各种 HMM 模型的模式识别计算，在语音识别、说话人识别、说话人确认、语音合成等方面均可以广泛应用。 语音识别 IP 或协处理器以加速 ASIC 的模式工作，相同时钟主频下计算性能是 TI C54x系列 16bit DSP 的 5.5 倍以上，对主系统计算性能提升可以达到 4~8 倍。 语音识别 IP 或协处理器对于性能要求型场合和功耗限制型场合都十分适合，芯片支持16bit 并行总线接口，适合于各种 32 位/16 位 MCU 系统，迅速为系统集成高性能语音处理能力。3 应用范围车载导航， GPS 手机，支持大规模识别词表（例如万条以上的地名）支持模糊语音检索；低端手机平台，支持语音拨号、语音控制，支持用户身份确认、声纹密码。4 效益分析语音识别 IP 或协处理器芯片可应用拓展到个人移动信息终端的全市场空间，以 GPS 产品为例，细分的预装 GPS、个人导航设备（ Portable Navigation Device， PND）， GPS 手机三种产品，根据 CCID（ Consulting China Research Center）咨询公司预测 2008 年这三者分别约占到全球市场总量的 15%、 35%和 50%。快速增长的 GPS 市场，对语音识别功能有着非常迫切而又实际的需求， GPS 应用提出的超大规模词表、高混淆度和高环境复杂度这一系列语音识别的技术难题，也只能由语音识别芯片解决。语音识别加快了人机交互与地名等信息的检索，可提高驾驶期间操作 GPS 的行车安全性，同时可以反过来进一步促进 GPS 产品的销售增长。 语音识别技术通过芯片在性能得到大幅提升后，将摆脱传统的人名拨号功能，可用于菜单控制、地名、信息、多媒体内容的检索等等。而语音识别芯片使得低功耗和低成本的要求得以满足，有望成为手机人机交互界面（ Man-Machine Interface， MMI）发展的新技术增长点，移动通信领域的市场潜力特别巨大。

本发明公开了一种基于多核式处理器的高速数码印花处理系统，包括千兆以太网接口、I2C接口、StreamIO接口和多核处理器；多核处理器包括命令接收单元、命令处理单元、命令输出单元、数据接收单元、压缩数据缓存单元、数据解压单元、解压数据缓存单元和数据输出单元；同时本发明还公开了一种基于多核式处理器的高速数码印花处理方法。本发明以高性能多核处理器为核心，通过千兆以太网和StreamIO接口来完成打印数据从PC机到打印喷头的高速传输，通过千兆以太网和I2C接口实现打印命令的处理和转发，同时完成打印图像数据的解压缩和图像旋转等处理工作，大大提高了数码印花系统的工作效率。

本发明公开了一种利用 Xeon-Phi 协处理器提升布隆滤波器处理 性能的系统及方法，包括：性能采样模块、任务调度模块、通信模块 和任务处理模块。性能采样模块用于获取宿主端和协处理器端的处理 能力，决定两端分配的任务比例；任务调度模块控制宿主端和协处理 器端之间整体的任务调度；通信模块管理宿主端和协处理器端的通讯； 任务处理模块负责任务的查询与计算。系统将每个任务分配给相应的 线程，每个线程在一个私有的子向量进行处理

本发明公开了一种基于 Nios-II 处理器的编码器接口测试装置， 包括 FPGA 芯片和与其相连的增量式 TTL 接口模块、增量式正余弦接 口模块、绝对式接口模块、显示屏和 PS/2 接口设备，其中，增量式 TTL 接口模块用于与增量式 TTL 接口类型的编码器连接，增量式正余 弦接口模块用于与增量式正余弦接口类型的编码器连接，绝对式接口 模块用于与绝对式编码器连接，以将其输出的串行数字信号进行差分 信号和单端信号之间相互转换， FPGA 芯片包括有内嵌在片内的 NiosII 处理器，其对输入的信号进行处理，实现对编码器接口的测试。本发 明的装置可以解决现有编码器测试平台中编码器接口不能相互兼容问 题和携带不方便问题，具有成本低、功能强、体积小、结构紧凑、集 成度高的特点。 

研发阶段/n拟突破传统的控制流模式，开展新型高能效处理器体系结构的研究，主要研究 内容包括：（1）新型的并行计算模型，拟研究支持控数协同的新型并行计算模型， 为高能效处理器体系结构提供理论指导；（2）新型的高能效处理器体系结构，拟 研究新型计算模型指导下的控数协同处理器体系结构，兼顾通用性和高能效；（3） 基于新器件的高能效体系结构，拟研究基于超导器件的高能效体系结构设计，以进 一步提升处理器能效比；（4）高能效体系结构和应用的协同优化，拟研究后E级计 算典型应用和控数协同体系结构的协同优化，验证新

本发明公开了一种基于忆阻器实质蕴涵操作的计算与存储融合 的处理器及其操作方法；该处理器由多个计算与存储融合单元 (Computing&、Memory-Unit，CMU)通过通信网络相连接。本发明 中使用一种能记忆电阻的器件，即忆阻器。在设计电路时，忆阻器的 阻变特性已参与完成相应的计算，并将计算结果用忆阻器的阻态来保 存，省去了传统计算机系统中将计算结果输出到存储器的步骤，实现 计算与存储的融合。通过通信网络

本发明公开了一种基于忆阻器实质蕴涵操作的计算与存储融合 的处理器及其操作方法；该处理器由多个计算与存储融合单元 (Computing&、Memory-Unit，CMU)通过通信网络相连接。本发明 中使用一种能记忆电阻的器件，即忆阻器。在设计电路时，忆阻器的 阻变特性已参与完成相应的计算，并将计算结果用忆阻器的阻态来保 存，省去了传统计算机系统中将计算结果输出到存储器的步骤，实现 计算与存储的融合。通过通信网络

本发明公开了一种嵌入式处理器的未知恶意代码检测方法，包 括创建嵌入式系统自体集、生成检测器集、检测未知恶意代码的步骤； 在处理器指令级对系统内正常程序的指令序列信息进行采集编码生成 二进制串集合作为自体集，随机生成二进制串作为候选检测器，并将 其与自体集中的元素进行否定选择生成检测器集；利用检测器集里的 二进制串与从指令级收集到的待检测代码的行为信息二进制串进行匹 配；采用双阈值的海民规则进行自体集的二进制串、检测器

已有样品/n“基于龙芯CPU的网络处理芯片”是2017年中国科学院重点部署项目，面向核 心行业信息网络建设的应用需求，基于国产龙芯CPU，研究基于通用多核CPU的新型 网络处理芯片的设计方法。在CPU微体系结构、片上互连网络、片上存储系统等关 键技术方面取得突破，优化通用多核CPU的网络处理软件栈，完成原型芯片的研制， 满足千兆速率的局域网网关、路由器、交换机、防火墙等网络设备的应用需求。

本发明公开了一种基于多核处理器的高速印花机图像数据旋转处理系统，包括数据接收设备、数据解析处理设备、数据传输通道和数据输出设备。本发明还公开了一种基于多核处理器的高速印花机图像数据旋转处理方法，其通过以太网接口接收数据，利用处理器的多个核并行处理数据，由FPGA实现数据的输出。相比现有技术，本发明系统及方法能够大大提高数据的旋转效率以及吞吐量，从而实现数码印花机的高效能产出。