|
搜索
搜 索
高等教育领域数字化综合服务平台
一种用于ESD保护的低压触发SCR器件
本发明公开了一种用于 ESD 保护的低压触发 SCR 器件。本发明创造采用第一 PMOS 和第二 PMOS 分别进行衬底触发和栅触发，从而降低 SCR 器件的触发电压。 ESD 脉冲信号施加在 Anode 和 Cathode 之间，第一 PMOS 和第二 PMOS 首先被触发导通，第一 PMOS 开通之后，给 Nwell 施加一触发电流，第二 PMOS 开通之后给第三 PMOS 施加一触发电压。第一 PMOS 施加的 Nwell 触发电流和第三 PMOS 的沟道电流触发晶闸管导通，晶闸管电流（ SCR current ）导通大部分 ESD 电流，从而实现了 ESD 保护。
辽宁大学
2021-04-11
基于虚拟电子围栏的公交信号优先触发判断方法
本发明公开了一种基于虚拟电子围栏的公交信号优先触发判断方法，包括如下步骤：(1)在电子地图上设置虚拟电子围栏并采集其坐标信息，根据虚拟电子围栏所围道路的行驶方向，设置进入策略；所述虚拟电子围栏包括场站电子围栏、停靠站电子围栏、路段电子围栏和路口电子围栏；所述虚拟电子围栏组成多边形电子触发区；(2)判断公交车当前位置点与电子触发区的位置关系；(3)当公
东南大学
2021-04-14
一种分布式时序触发控制系统
本发明公开了一种分布式时序触发控制系统，包括多个时序控 制器和将其连接成树形网络的光纤；还包括一个触发输入，一个时钟输入和一个急停输入；每个时序控制器的所有输出都可以向其他设备 提供时钟或触发，或者连接到其他的时序控制器的时钟或触发输入。 若仅使用时序触发的功能，而无需精确时钟同步时，可以只将一个节 点的触发输出和另一个节点的触发输入连接起来，无需连接时钟信号。 本发明采用树形网络和光纤实现了分布式系统结构，减小电磁干扰的 影响，减小了布线难度；可以向大型物理实验装置提供高精度的时序 触发以及时钟信
华中科技大学
2021-04-14
基于忆阻器的多值存储单元、读写电路及其操作方法
本发明公开了一种基于忆阻器的多值存储单元、读写电路及其·717·操作方法；所述基于忆阻的多值存储单元是利用忆阻器的阻变特性，由多个忆阻器以特殊的连接方式构成。这种连接方式组成的多值存储单元继承了忆阻器，体积小，功耗低，可拓展性强的优点。相较于传统忆阻器存储结构，所述多值存储结构提供了更大的存储空间，为存储器设计提供了一种新的思路。所述多值存储单元的读写电路包括存储单元、控制开关以及电压比较电路。所述读写
华中科技大学
2021-04-14
一种振荡器及其构成的真随机数发生电路
本发明公开了集成电路设计领域中的一种振荡器及其构成的真 随机数发生电路。振荡器采用新型结构，主回路采用的结构可以为四 边形、八边形、十二边形等结构，即 4n 边形结构，其中 n 为大于零的 整数，真随机数发生电路包括快速振荡器、慢速振荡器、异或电路、 时钟电路、系统时钟电路和采样电路。振荡器为真随机数发生电路提 供随机源，构成快速振荡器和慢速振荡器并受两个外部使能信号 a 和 b 控制，快速振荡器和慢速振荡器的输出端
华中科技大学
2021-04-14
一种振荡器及其构成的真随机数发生电路
本发明公开了集成电路设计领域中的一种振荡器及其构成的真 随机数发生电路。振荡器采用新型结构，主回路采用的结构可以为四 边形、八边形、十二边形等结构，即 4n 边形结构，其中 n 为大于零的 整数，真随机数发生电路包括快速振荡器、慢速振荡器、异或电路、 时钟电路、系统时钟电路和采样电路。振荡器为真随机数发生电路提 供随机源，构成快速振荡器和慢速振荡器并受两个外部使能信号 a 和 b 控制，快速振荡器和慢速振荡器的输出端
华中科技大学
2021-04-14
一种基于忆阻器实现多层识别的电路及其控制方法
本发明公开了一种基于忆阻器实现多层识别的电路及其控制方 法，来模拟生物大脑的多状态(认知、熟悉、陌生)认知能力。通过分别 调节第二输入端与第一输入端信号脉冲的匹配数目和第二输入端信号 脉冲幅值来实现多层次脉冲识别。第一输入端输入信号代表已存储在 生物大脑中的样本信号，第二输入端输入信号代表生物大脑接收到外 界环境的刺激信号，这种识别方法的原理是通过控制大脑存储的样本 信号和外界环境的刺激信号相互匹配，来调控大脑对于外
华中科技大学
2021-04-14
电路原理实验箱
电路原理实验箱采用模块式结构，各模块间相互独立，通过各元件区不同元件组合，可组成多种测试电路，实验模板正面印有电路图，反面装有器件，各实验电路中需测试的点均装有测试孔，使用方便，接触可靠，而且寿命长、效率高，适用于进行各种电路的实验研究，可满足电工原理、电路分析等课程实验教学的需要。
广州风标教育技术股份有限公司
2023-02-23
基于忆阻的非易失性存储器、读写擦除操作方法及测试电路
本发明提供了一种基于忆阻的非易失性存储器及其读、写、擦除操作方法以及测试电路；基于忆阻的非易失性存储器电路包括忆阻存储单元、选址开关、控制开关以及分压电路。本电路的设计通过行列地址信号对忆阻存储单元进行选址，通过外加脉冲信号对读、写、擦除操作进行选择，并提供了基于忆阻的非易失性存储器的功能测试电路验证此电路结构的有效性。同时，在此电路结构的基础上，利用忆阻的非易失性原理，探讨了对此基于忆阻的非易失性存储器电路的
华中科技大学
2021-04-14
一种基于相变存储器的非易失性逻辑门电路
本发明公开了一种基于相变存储器的非易失性逻辑门电路，包 括第一相变存储器、第二相变存储器、第一可控开关元件和第一电阻； 第一相变存储器的第一端作为与门电路的第一输入端，第二相变存储 器的第一端作为与门电路的第二输入端；第一可控开关元件的第一端 与第一相变存储器的第二端连接，第一可控开关元件的第二端接地； 第一电阻的一端与第二相变存储器的第一端连接，第一电阻的另一端 接地；第二相变存储器的第一端作为与门电路的输出端。本
华中科技大学
2021-04-14