TDA（芯片热设计自动化）软件是清华航院曹炳阳教授团队全自主研发的国际首个芯片跨尺度热仿真与设计系统。TDA软件可实现芯片从纳米至宏观尺寸的热设计与仿真，支持芯片微纳结构内部热输运过程的模拟研究，直接提高芯片热仿真精度与结温预测准确度，进而提高芯片性能、寿命和可靠性。

1.设计独立的量子芯片操控层与量子芯片读取层，利用三维芯片结构提升量子芯片的线路密度与集成度； 2.设计新的量子比特操控信号调制方法，提高量子逻辑门操作的保真度。 3. 开发兼容于超导量子芯片的工艺材料与立体封装工艺技术。 4.设计能实现更大增益-带宽积特征参数的约瑟夫森量子参数放大器结构。 5.利用大规模硬件同步技术以及基于 PXI 等高速扩展架构的集成技术。 6.在逻辑控制板中原位实现量子芯片读取信息的处理。 7.利用 FPGA 实现量子算法序列到量子比特操控信号序列的实时生成与组合，使得用户可以在直接在量子编译器层面对量子芯片进行编程操作。 

        技术成熟度：技术突破         研发团队以设计制备宽光谱超材料吸收器和像元级集成红外探测器为研究主线，在超薄宽带高吸收原理与策略、材料/器件设计与制备方面取得了突破性进展。围绕器件吸收率低、噪声等效温差（NETD）大、集成兼容性差的难题，提出了无损与损耗型介质结合、多模谐振耦合光吸收的思路，获得超薄宽带高吸收率材料；提出将超薄宽带高吸收率材料与非制冷红外探测器像元级集成新思路，获得了宽谱、NETD小、多色探测的非制冷红外探测器，NETD降低3倍，研究成果已在中国兵器北方夜视广微科技应用转化。         意向开展成果转化的前提条件：中试放大及产业化工艺开发资金支持

研发阶段/n主要研究支持神经网络芯片的设计自动化工具及FPGA验证系统，设计自动化工 具本身针对ASIC和FPGA都适用。 项目主要研究：（1）研究基于模型层的设计空间探索方法;（2）研究可重构 神经网络硬件单元抽象和归约方法；（3）开发面向嵌入式、功耗约束下的FPGA神 经网络芯片系统，突破神经网络芯片设计小型化遇到的关键难题。本项目提出的自 动综合工具至少支持CNN 等两类不同神经网络拓扑，支持Caffe配置文件prototex 拓扑描述语言，生成的FPGA芯片，性能比CPU快1个数量级，能效比

1. 痛点问题 数据是数字经济时代的核心生产要素，但数据在自由流通或共享中才能产生更大价值。数据的隐私计算对保护数据安全，实现数据共享与协作应用，破除数据孤岛，提供合法合规的监管抓手，最大化释放数据价值有重大的现实价值。 零知识证明、安全多方计算、差分隐私、同态加密等现代密码学算法具有坚实完善的理论基础，可以提供最为可靠的数据保护方式。例如，零知识证明算法已经在学术界和工业界受到了广泛关注，应用于可信计算、区块链扩容、匿名货币等多种场景。然而，受制于算法的复杂度和硬件的计算能力，现有零知识证明等隐私计算性能仍比明文计算慢两到三个数量级，难以有效实现产业化。 2. 解决方案 本成果提出了一种高效的流水线芯片架构，显著提升了以零知识证明为核心的多种隐私计算和区块链应用中的数据处理性能和效率。本成果以算法为核心、以数据流为参考、以芯片实现为目的，通过全流水设计，优化芯片性能、面积和功耗，多维度解决隐私计算的算力不足问题，致力于成为新基建“数据价值互联网”的基础设施。 本成果所提出的芯片架构包含两个子系统。第一个子系统主要处理有限域上的高次多项式计算。通过利用傅里叶变换分解庞大的计算任务，同时对底层模块进行定制化流水线设计，并利用数据分片、片上转置等技术优化对数据流的控制。第二个子系统主要处理椭圆曲线上的大规模模幂运算。采用计算复杂度最优的Pippenger算法与定制化的数据流和底层流水线控制，并结合实际场景下的系数分布规律采用简单高效的任务分配机制，用最小的控制逻辑实现负载均衡。

本实用新型提供了一种具有翻转芯片功能的芯片吸取装置，包括 Z 向高度调节与支撑机构、翻转驱动机构、芯片吸取机构，Z 向高度调节与支撑机构将芯片吸取机构移动到适宜高度，翻转驱动机构驱动芯片吸取机构旋转，芯片吸取机构包括直线导向运动部件和芯片吸取元件，直线导向运动部件内设有直线轴承和弹簧，直线导向轴从上往下穿过直线轴承和弹簧，其端部连接芯片吸取元件，由于弹簧的缓冲作用，芯片吸取元件将芯片吸住后跟随芯片上升一定的高度，再在翻转驱动机构的作用下旋转到达芯片供给位置。本实用新型一方面避免了非接触式吸取的不可靠

本项目提出一种基于数据总线工作模式可切换的超导量子计算机芯片结构设计(发表于国际一流期刊PRB，2005)，相比于美国Google公司、IBM公司、加拿大D-Wave公司的超导量子计算机芯片而言，具有更强的纠错和避错品质，更易于实现大规模阵列集成。 一、项目分类 重大科学前沿创新 二、成果简介 提出一种基于数据总线工作模式可切换的超导量子计算机芯片结构设计(发表于国际一流期刊PRB，2005)，相比于美国Google公司、IBM公司、加拿大D-Wave公司的超导量子计算机芯片而言，具有更强的纠错和避错品质，更易于实现大规模阵列集成。技术上已经实现了全国产设备工艺线上，芯片电路单元核心器件-约瑟夫森结和共面波导超导谐振器的自行设计制造，在极低温环境下完成了单元器件性能的标定和检验。

光收发芯片是光收发模块中的集成电路，并不包括激光芯片，是指光纤宽带网络物理层的主要基础芯片，包括跨阻放大器、限幅放大器、激光驱动器三种。它们被用于光纤传输的前端，来实现高速传输信号的光电、电光转换，这些功能被集成在光纤收发模块中。

围绕自主通用处理器，研发操作系统及其之上的核心 API 软件，支撑国家信息化建设，并致力于构建区别于 Wintel 和 AA 之外的世界第三套信息化生态体系 。

产品详细介绍 　　概述： 　　1.0625Gbps至4.25Gbps单芯片集成的低功耗SFP+多速率限幅 　　放大器和VCSEL驱动器高速光收发芯片(EP110) 　　EP110为高度集成的限幅放大器和VCSEL驱动器，设计用于数据传输速率高达8.5Gbps的1x/2x/4x/8x光纤通道传输系统以及10.3125Gbps数据传输速率的10GBASE-SR传输系统。器件采用+3.3V单电源供电，这款低功耗、集成限幅放大器、VCSEL驱动器和微控制器三合一的高集成单芯片。平均光功率由平均功率控制环路(APC)控制，该控制环路通过连接至VCSEL驱动器的3线数字接口控制、所有差分I/O为50欧姆传输线PCB设计提供最佳的背板短接。EP110集成一个微处理器，可以实现SFF8472协议的数字监控接口要求，可通过固件实现高级Rx设置(模式选择、LOS门限、LOS极性、CML输出电平、信号通道极性)和Tx设置(调制电流、偏置电流、极性、眼图交叉点调制)，无需外部微处理器和外部元件。 　　EP110采用无铅、5mm*5mm、40引脚QFN封装。 　　1.0625Gbps至10.32Gbps单芯片集成的低功耗SFP+多速率限幅 　　放大器和VCSEL驱动器高速光收发芯片(EP112) 　　EP112为高度集成的限幅放大器和VCSEL驱动器，设计用于数据传输速率高达8.5Gbps的1x/2x/4x/8x光纤通道传输系统以及10.3125Gbps数据传输速率的10GBASE-SR传输系统。器件采用+3.3V单电源供电，这款低功耗、集成限幅放大器、VCSEL驱动器和微控制器三合一的高集成单芯片。平均光功率由平均功率控制环路(APC)控制，该控制环路通过连接至VCSEL驱动器的3线数字接口控制、所有差分I/O为50欧姆传输线PCB设计提供最佳的背板短接。EP112集成一个微处理器，可以实现SFF8472协议的数字监控接口要求，可通过固件实现高级Rx设置(模式选择、LOS门限、LOS极性、CML输出电平、信号通道极性)和Tx设置(调制电流、偏置电流、极性、眼图交叉点调制)，无需外部微处理器和外部元件。 　　EP112采用无铅、5mm*5mm、40引脚QFN封装。 　　1.0625Gbps至14Gbps单芯片集成的低功耗SFP+多速率限幅 　　放大器和VCSEL驱动器高速光收发芯片(EP116) 　　EP116是一款低功耗、集成限幅放大器、VCSEL驱动器和微控制器三合一的16G SFP+高集成高速光收发芯片,工作在高达14Gbps的数据速率、非常适合以太网和光纤通道应用。在EP116的发射和接收路径上集成了CDR功能，解决了大多数高速系统存在的信号失真问题。平均光功率由平均功率控制环路(APC)控制，该控制环路通过连接至VCSEL驱动器的3线数字接口控制、所有差分I/O为50欧姆传输线PCB设计提供最佳的背板短接。EP116集成一个微处理器，可以实现SFF8472协议的数字监控接口要求，可通过固件实现高级Rx设置(模式选择、LOS门限、LOS极性、CML输出电平、信号通道极性、去加重)和Tx设置(调制电流、偏置电流、极性、可编程去加重、眼图交叉点调制)，无需外部微处理器和外部元件。 　　EP116采用无铅、6mm*6mm、48引脚QFN封装。 　　特点： 　　3.3供电时，功耗仅为500mW 　　工作速率高达10.32Gbps 　　10.32Gbps下，具有5mVp-p接收灵敏度 　　Rx和Tx极性选择 　　可调节触发LOS报警电平 　　LOS极性选择 　　能够向100欧姆差分负载提供高达12mA的调制电流 　　偏置电流高达19mA 　　Rx输出可选择去加重 　　支持SPI EEPROM和IIC EEPROM 　　可调节调制输出的眼图交叉点 　　工作温度: -40度 到 90度