|
搜索
搜 索
高等教育领域数字化综合服务平台
抗工艺涨落的自修调集成电路片上振荡器
本发明公开了一种抗工艺涨落的自修调集成电路片上振荡器，包括集成于同一芯片的用于产生基准脉冲的基准振荡单元，用于产生输出脉冲的待修调振荡单元，以及用于接收基准脉冲和输出脉冲，并根据接收到的基准脉冲和输出脉冲向待修调振荡单元发出相应的修调信号，控制待修调振荡单元对输出脉冲进行频率修调的自修调逻辑控制单元。由可片内集成的基准振荡单元提供频率调修所需的基准脉冲，并在修调完成后关闭基准振荡单元，实现了输出频率的片内自修调，避免片外修调，有利于降低芯片制备成本。且硬件结构简单，容易实现，并在不修调时，关闭基准振荡单元，降低芯片的功耗。
浙江大学
2021-04-13
IECUBE-3833集成电路实景操作VR实训平台
IECUBE-3833集成电路实景操作VR实训平台可提供集成电路制造设备、工艺制造、封装操作和器件测试4类VR实操实验，与IECUBE-3831和IECUBE-3832平台配合使用。
北京曾益慧创科技有限公司
2022-07-08
针对下一代功率半导体GaN器件的高频栅驱动电路设计技术
上限低，可反向导通，dv/dt扰动和di/dt扰动等。该项成果设计出适用于N型常关GaN器件的半桥栅驱动电路，通过分离充放电路径避免栅驱动电压振铃现象的发生和dV/dt现象对栅驱动电路的干扰；同时利用高端栅极钳位技术，在自举充电路径中对BOOT电容进行钳位，防止对上开关管的损坏。 半桥GaN栅驱动电路主要指标为： ？ 独立的高侧和低侧TTL逻辑输入 ？ 1.2A/5A 峰值上拉和下拉电流 ？ 高端浮动电压轨到100V ？ 0.6Ω/2.1Ω 下拉和上拉电阻 ？ 快速的延迟时间 (28ns typ) ？ 非常优越的延时匹配（1.5ns typ）
电子科技大学
2021-04-10
针对下一代功率半导体GaN器件的高频栅驱动电路设计技术
该项成果设计出适用于N型常关GaN器件的半桥栅驱动电路，通过分离充放电路径避免栅驱动电压振铃现象的发生和dV/dt现象对栅驱动电路的干扰；同时利用高端栅极钳位技术，在自举充电路径中对BOOT电容进行钳位，防止对上开关管的损坏。
电子科技大学
2021-04-10
清华大学集成电路学院钱鹤、吴华强团队提出基于旋转神经元的新型储备池计算硬件架构
随着摩尔定律的放缓，基于硅晶体管和冯诺依曼架构的传统计算硬件系统在人工智能时代面临严峻的性能瓶颈。受大脑启发，基于新原理器件的类脑计算致力于充分挖掘电子器件自身的物理属性作为计算资源，从而在硬件层面高效实现各种人工神经网络。
清华大学
2022-04-08
清华大学集成电路学院任天令团队在柔性声学器件领域取得重要进展
清华大学集成电路学院任天令教授团队报道了一种基于微结构衬底的MXene声学传感器，用于模仿人耳膜的功能来实现声音的探测与识别。
清华大学
2022-04-01
一种基于 FPGA 的模拟位同步时钟信号传输及提取电路系统
本实用新型涉及通信工程技术，具体涉及一种基于 FPGA 的模拟位同步时钟信号传输及提取电路系 统，包括 CLK 时钟信号，还包括 m 序列信号产生系统，模拟信道传输系统，位同步时钟提取系统；所 述 m 序列信号产生系统接 CLK 时钟信号，所述 m 序列信号产生系统、模拟信道传输系统和位同步时钟 提取系统依次连接。该提取电路系统适用时钟频率范围 1Hz~1MHz，频率精确度达到 10-5 数量级，检测 速度快（小于 3 秒），运行稳定，人机交互
武汉大学
2021-04-14
基于遗传优化的集成光子带通滤波器设计方法
随着包括5G通讯、物联网在内的新型产业的兴起，在实际应用中对于高速、低损耗的信息处理系统的需求与日俱增。传统的电子器件受摩尔定律的限制，在储存密度和运算速度的突破上均面临瓶颈，并且进入“ 后摩尔时代”，电子器件不可无限制地进行集成。器件的尺寸越小，量子效应越明显，集成的困难就越大。作为摩尔定律的延续，人们提出一种极具潜力的设计——光子芯片。相较于传统的电子芯片，光子芯片的巨大优势之一是光子之间无相互作用力，可以大大降低系统的功耗，增大信息传输的带宽。因此，光子芯片可以在数据通信、高性能计算和传感技术上有重要的应用。
带通滤波器是一种信号前端处理器件，是光子芯片集成的重要元器件之一。它可以有效抑制不需要波段的信号，仅允许目标波段通过，这在信号处理领域具有广泛的应用。然而，目前带通滤波器在光子集成器件领域少见报道。传统方法大多依赖经验以及物理启发进行结构设计和参数优化，需要耗费大量资源，器件的性能有局限性。相较于传统的设计方法，利用算法设计纳米光子学器件具有普适性和高效性。通过采用恰当的算法进行优化，可以有效提高设计效率，优化器件指标，避免出现局部最优的情况，找到性能最优的器件。
图1.带通滤波器扫描电镜图
北京理工大学
2023-07-10
基于 FPGA 的实时视差计算系统
基于 FPGA 的实时视差计算系统，属于图像处理系统，目的在 于获得更快的视差计算处理速度，从而提高视差计算的实时性。本发 明包括左图像获取模块、右图像获取模块、变换模块、海明距离计算 模块、视差计算模块、一致性检测模块和表决模块，左、右图像获取 模块从外部读取左右图像数据，变换模块缓存左右图像数据，进行中 心变换得到左右位向量，海明距离计算模块计算左右位向量之间的海 明距离，视差计算模块根据海明距离计算左右视差，一
华中科技大学
2021-04-14
大规模集成电路用引线框架Cu-Ni-Si系、Cu-Fe-P系合金
集成电路是微电子技术的核心，与国防和国民经济现代化, 乃至人们的文化生活都息息相关。集成电路由芯片和框架经封装而成, 其中框架既是骨架又是半导体芯片与外界的联接电路, 是芯片的散热通道, 又是连结电路板的桥梁, 因此框架在集成电路器件和各组装程序中占有极其重要的地位，目前，由于集成电路向高密度, 高集成化方向发展, 芯片的散热问题已成为突出矛盾。集成电路大规模和超大规模的迅速推进，对集成电路框架及材料提出了高、精、尖、短、小、轻、薄的要求，过去广泛使用的铁镍42合金已不能满足要求。而铜合金框架材料, 利用铜合金优良的传热性能, 加入少量强化元素, 通过固溶强化和弥散强化提高其强度, 同时仅稍微损失导热性能。目前，铜合金框架已成为主体，形成了中强中导、高强中导、高强高导合金系列。以前，由于在合金的熔炼工艺、轧制和热处理工艺以及板型控制等关键技术与国外先进水平有较大差距，我国所使用的大规模集成电路引线框架材料长期以来都是依靠进口。目前，本课题组通过一系列研究，开发了具有自主知识产权的Cu-Ni-Si系合金，并实现了Cu-Fe-P 系合金铜带和异型带的国产化大规模生产。 一、Cu-Ni-Si系铜合金主要性能指标 1.抗拉强度σb：650～750MPa； 2.延伸率>8%； 3.导电率：45～60%IACS。 二、Cu-Fe-P系铜合金主要性能指标 1.抗拉强度σb：450～600MPa； 2.延伸率>7%； 3.导电率：60～80%IACS。
上海理工大学
2021-04-11