一、项目分类 显著效益成果转化 二、成果简介 主要针对密码算法的FPGA实现和加速优化。其特征在于，系统通过软硬件协同实现不同认证机制，系统包括硬件认证模块和软件功能模块。利用FPGA的可编程逻辑电路部分实现认证机制算法的硬件加速。 集成电路中差分对管的失调电压或者带隙电压会随着温度和电源电压的变化而产生漂移，从而恶化前台校正的结果。经过理论分析、模拟仿真和实际电路测试，我们发现这种由温度和电源电压变化而引起的失调漂移呈现一定的线性特征，可以用线性内插或者反馈的方式对失调漂移进行校正，从而无需传统的后台校正电路，具有校正电路简单、对比较器正常工作无干扰、精度高等优点。

光收发芯片是光收发模块中的集成电路，并不包括激光芯片，是指光纤宽带网络物理层的主要基础芯片，包括跨阻放大器、限幅放大器、激光驱动器三种。它们被用于光纤传输的前端，来实现高速传输信号的光电、电光转换，这些功能被集成在光纤收发模块中。

围绕自主通用处理器，研发操作系统及其之上的核心 API 软件，支撑国家信息化建设，并致力于构建区别于 Wintel 和 AA 之外的世界第三套信息化生态体系 。

产品详细介绍 　　概述： 　　1.0625Gbps至4.25Gbps单芯片集成的低功耗SFP+多速率限幅 　　放大器和VCSEL驱动器高速光收发芯片(EP110) 　　EP110为高度集成的限幅放大器和VCSEL驱动器，设计用于数据传输速率高达8.5Gbps的1x/2x/4x/8x光纤通道传输系统以及10.3125Gbps数据传输速率的10GBASE-SR传输系统。器件采用+3.3V单电源供电，这款低功耗、集成限幅放大器、VCSEL驱动器和微控制器三合一的高集成单芯片。平均光功率由平均功率控制环路(APC)控制，该控制环路通过连接至VCSEL驱动器的3线数字接口控制、所有差分I/O为50欧姆传输线PCB设计提供最佳的背板短接。EP110集成一个微处理器，可以实现SFF8472协议的数字监控接口要求，可通过固件实现高级Rx设置(模式选择、LOS门限、LOS极性、CML输出电平、信号通道极性)和Tx设置(调制电流、偏置电流、极性、眼图交叉点调制)，无需外部微处理器和外部元件。 　　EP110采用无铅、5mm*5mm、40引脚QFN封装。 　　1.0625Gbps至10.32Gbps单芯片集成的低功耗SFP+多速率限幅 　　放大器和VCSEL驱动器高速光收发芯片(EP112) 　　EP112为高度集成的限幅放大器和VCSEL驱动器，设计用于数据传输速率高达8.5Gbps的1x/2x/4x/8x光纤通道传输系统以及10.3125Gbps数据传输速率的10GBASE-SR传输系统。器件采用+3.3V单电源供电，这款低功耗、集成限幅放大器、VCSEL驱动器和微控制器三合一的高集成单芯片。平均光功率由平均功率控制环路(APC)控制，该控制环路通过连接至VCSEL驱动器的3线数字接口控制、所有差分I/O为50欧姆传输线PCB设计提供最佳的背板短接。EP112集成一个微处理器，可以实现SFF8472协议的数字监控接口要求，可通过固件实现高级Rx设置(模式选择、LOS门限、LOS极性、CML输出电平、信号通道极性)和Tx设置(调制电流、偏置电流、极性、眼图交叉点调制)，无需外部微处理器和外部元件。 　　EP112采用无铅、5mm*5mm、40引脚QFN封装。 　　1.0625Gbps至14Gbps单芯片集成的低功耗SFP+多速率限幅 　　放大器和VCSEL驱动器高速光收发芯片(EP116) 　　EP116是一款低功耗、集成限幅放大器、VCSEL驱动器和微控制器三合一的16G SFP+高集成高速光收发芯片,工作在高达14Gbps的数据速率、非常适合以太网和光纤通道应用。在EP116的发射和接收路径上集成了CDR功能，解决了大多数高速系统存在的信号失真问题。平均光功率由平均功率控制环路(APC)控制，该控制环路通过连接至VCSEL驱动器的3线数字接口控制、所有差分I/O为50欧姆传输线PCB设计提供最佳的背板短接。EP116集成一个微处理器，可以实现SFF8472协议的数字监控接口要求，可通过固件实现高级Rx设置(模式选择、LOS门限、LOS极性、CML输出电平、信号通道极性、去加重)和Tx设置(调制电流、偏置电流、极性、可编程去加重、眼图交叉点调制)，无需外部微处理器和外部元件。 　　EP116采用无铅、6mm*6mm、48引脚QFN封装。 　　特点： 　　3.3供电时，功耗仅为500mW 　　工作速率高达10.32Gbps 　　10.32Gbps下，具有5mVp-p接收灵敏度 　　Rx和Tx极性选择 　　可调节触发LOS报警电平 　　LOS极性选择 　　能够向100欧姆差分负载提供高达12mA的调制电流 　　偏置电流高达19mA 　　Rx输出可选择去加重 　　支持SPI EEPROM和IIC EEPROM 　　可调节调制输出的眼图交叉点 　　工作温度: -40度 到 90度

研发阶段/n内容简介：本测试机采用基于现场可编程门阵列(FPGA)和PC104嵌人式工业控制计算机的架构。以PC104为主机，以FPGA及其相应的电路为从机。上位机采用基于Windows的系统软件开发。将测试速度相关的测试控制逻辑、基本测试算法全部移植于FPGA中，从硬件上提高测试机系统速度。将实时性要求不高的人机界面、测试数据处理、上层测试算法及规划由上位机PC104完成。由于测试硬件电路的控制不是由PC104完成，可在不影响系统测试速度下进行复杂测试算法处理，实现测试与数据处理并行操作，提高系统

研发阶段/n内容简介：本测试机采用基于现场可编程门阵列(FPGA)和PC104嵌人式工业控制计算机的架构。以PC104为主机，以FPGA及其相应的电路为从机。上位机采用基于Windows的系统软件开发。将测试速度相关的测试控制逻辑、基本测试算法全部移植于FPGA中，从硬件上提高测试机系统速度。将实时性要求不高的人机界面、测试数据处理、上层测试算法及规划由上位机PC104完成。由于测试硬件电路的控制不是由PC104完成，可在不影响系统测试速度下进行复杂测试算法处理，实现测试与数据处理并行操作，提高系统

本实用新型涉及电子技术领域，具体涉及基于 FPGA 的数字信号发生器，包括 FPGA，D/A 转换器， 外部运算放大器，低通滤波器，功率放大器，键盘，LCD 显示屏；FPGA 与 D/A 转换器、外部运算放大 器、低通滤波器、功率放大器依次相连；键盘、LCD 显示屏分别与 FPGA 相连。该数字信号发生器实现 了 1kHz~1MHz 正弦信号、AM 信号、100kHz~1MHz 频率范围的 FM 信号、二进制 PSK、ASK、FSK 信 号的产

本实用新型提供一种工业智能相机，包括成像模块、主控制模块、传输模块、电源模块和存储模块,成像模块包括 CMOS 图像传感器及外围电路，主控制模块为 FPGA 芯片，包括图像采集控制模块、图像预处理模块、图像高级处理模块、传输控制模块和存储控制模块。本实用新型提供的工业智能相机采用 FPGA 芯片实现全部图像处理功能，避免了复杂的 FPGA 与 DSP 的交互设计，充分发挥 FPGA 以硬件电路实现算法的处理速度快、性能稳定等优势，相机的集成度高、整体尺寸小、重量低、功耗少，特别适用于对相机尺寸和图像

针对生化芯片加工新技术,根据生化样品特征，按照整体、高效设计，制备 出生化芯片，具有适应面广、直观，无创，高效等优点，在生物医学、食品安全 生化芯片加工等方面都具有广泛的应用前景。

成果介绍人体器官芯片的成功研发将有力推动我国生物医疗用芯片制造技术的发展，建立全新的生命科学实验方法；能够有效减少新药研发等对动物和临床实验的依赖，加速新药研发的流程并减少研发投入技术创新点及参数微缩人工器官，以实现对人体器官功能的模拟。器官芯片高内涵装置的设计和制造，开发了标准芯片系统及器官特异性生物材料市场前景疾病模型，药物评估，个性化医疗。