本发明公开了一种基于忆阻器的逻辑门电路；非门电路包括第一多路选择器、第二多路选择器、第一电阻、第一忆阻器和第一接地开关；第二多路选择器的一路作为非门输入端；第一电阻一端作为非门输出端。与非门电路包括第三、第四、第五多路选择器、第二电阻、第二忆阻器、第三忆阻器、第二接地开关和第三接地开关；第四多路选择器的一路作为与非门第一输入端；第五多路选择器的一路作为与非门第二输入端。第二电阻一端作为与非门输出端。或非门电路包括

通过click反应设计合成了一类具有两亲性的磺酸根三齿Pt(II)配合物，这类配合物对VOC的刺激响应具有高度的选择性。在水蒸气和各种醇蒸气分子（甲醇、乙醇、丙醇、异丙醇、丁醇等）之间具有迅速的变色和发光响应性行为，并进一步制备成薄膜，利用醇蒸气实现了快速写入?擦除功能。在溶液体系中，通过调控溶剂的组成，实现了配合物动态组装?解组装?重新组装的过程。研究组与香港大学任咏华教授合作，进一步制备了存储器件，阈值电压为3.4V，开关比可达105，保持时间达104s，具有良好的二进制存储性能。

        技术成熟度：技术突破         传统CMOS工艺的图形处理器通常是由探测、存储、处理等多个分立系统构成，不可避免的增加了集成电路的复杂性、功耗和成本，忆阻器在新型信息存储器件、存算一体化技术及人工神经网络等领域有着巨大应用潜力。         研发团队发展的感存算一体化新型光电忆阻材料与器件能够解决传统人工视听觉系统在容量、集成度、速度等方面的技术瓶颈问题，是实现高效智能视听觉传感系统的基础。研发团队首次在基于氧化钨材料忆阻突触器件的视听觉系统中模拟了速度检测的多普勒频移信息处理，进而实现高通滤波和处理具有相对时序和频移的尖峰数据。这些结果为视听觉运动感知的模拟提供了新机会，促进了其在未来神经形态传感领域的应用。         意向开展成果转化的前提条件：中试放大及产业化工艺开发资金支持

本发明公开了一种基于深孔填充的三维半导体存储器件及其制 备方法。该制备方法适用于制备三维半导体存储器的 U 型沟道：采用 双离子束沉积技术，一束离子轰击靶材，使材料原子发生溢出，原子 沿轨迹沉积到深孔中，一束离子轰击深孔表面，使沉积的材料无法覆 盖深孔顶部，从而确保三维半导体存储器件 U 型沟道的完整形成。U 型沟道的半导体存储器件的电极从器件上方引出，减小了电极的接触 面积，同时U型半导体存储器件的NAND串可以包

在炼油、石油化工生产过程中，换热器不仅是保证生产过程正常运转不可缺少的设备，而 且是回收生产过程中存在的大量余热并加以充分利用的重要设备。 调查显示90%以上的换热器存在污垢问题，在工业生产过程中由于污垢造成的浪费和损失 非常严重。在美国和英国等工业发达国家，污垢造成的总损失约占国内生产总值的0.25%。污 垢是在与流体相接触的过程中，固体表面上逐渐积聚起来的一层固态或软泥状物质。污垢会降 低换热设备运行效率，加大换热设备的功率消耗。换热器结垢后，不但造成换热器能力下降， 装置能耗增加，还导致换热器运转周缩短，严重时将造成装置加工能力下降甚至导致非计划停 工检修，影响装置的安全稳定长周期运行。 表面工程技术通过改变材料表面的特性，可以有效强化冷凝传热和防治污垢在传热表面的 沉积。因此，解决换热设备，尤其是伴有相变传热的冷凝器等的结垢和传热强化问题，在日益 强调节能降耗的今天，具有特别重要的意义。相对于其他诸如添加功能化学品、采用流化床、 施加物理场等方法，表面工程技术方法具有更宽的适用范围。 华东理工大学针对在用涂层热阻高、寿命短等问题，开发出纳米强化复合镍基金属涂层， 强化了涂层的阻垢耐蚀性能，并有很好的强化冷凝性能，并应用到焦化装置的富胺液加热器， 节能效果显著。

本发明公开了一种阻性传感器阵列测量装置，所述阻性传感器阵列为共用行线和列线的阻性传感器阵列；该测量装置包括：标准电阻行，其包括一行N个标准电阻，被增设于阻性传感器阵列中，从而得到一个新的共用行线和列线的（M+1）×N电阻阵列；（M+1）个运算放大器，与电阻阵列的（M+1）条行线一一对应，各运算放大器的反相输入端、输出端分别通过一根连接线与其所对应行线连接；控制器，其具有至少(M+1)个IO端口以及至少N个ADC采样端口，其中的(M+1)个IO端口与（M+1）个运算放大器的同相输入端一一对应连接，其中

本发明公开了一种非易失性高密度三维半导体存储器件及其制 备方法，包括由多个垂直方向的三维 NAND 存储串构成的存储串阵列； 每个三维 NAND 存储串包括半导体区域以及围绕半导体区域的四层包 裹结构；半导体区域包括沟道以及分别与沟道两端连接的源极和漏极； 源极与漏极串联连接；沟道为方柱形结构；四层包裹结构从里到外依 次为隧穿电介质层、电荷存储层、阻隔电介质层以及控制栅电极；阻 隔电介质层在不同的方向具有不同的厚度，

"专业测量低阻的发明仪器：可测最低阻值0.000001Ω；在实际应用中，还可测0.000001V的交流电压和0.000001A的交流电流。 "

随着人工智能、大数据、物联网、区块链等新一代信息技术兴起，数据量呈现爆炸式增长，传统计算系统的算力难以满足海量数据的计算需求。与此同时，摩尔定律逐渐放缓，单纯依靠提高集成度、缩小晶体管尺寸来提升芯片及系统性能的路径正面临技术极限，通过引入忆阻器新器件、模拟计算新范式、存算一体新架构，将拓展出全新的高性能人工智能芯片与系统，实现计算能力的飞跃。 目前被广泛使用的经典冯·诺依曼计算架构下数据存储与处理是分离的，存储器与处理器之间通过数据总线进行数据传输，在面向大数据分析等应用场景中，这种计算架构已成为高性能低功耗计算系统的主要瓶颈之一：数据总线的有限带宽严重制约了处理器的性能与效率，且存储器与处理器之间存在严重性能不匹配问题。忆阻器存算一体系统把传统以计算为中心的架构转变为以数据为中心的架构，其直接利用阻变器件进行数据存储与处理，通过将器件组织成为交叉阵列形式，实现存算一体的矩阵向量乘计算。忆阻器存算一体系统可以避免数据在存储和计算中反复搬移带来的时间和能量开销，消除了传统计算系统中的“存储墙”与“功耗墙”问题，可以高效、并行的完成基础的矩阵向量乘计算，未来极有潜力成为支撑人工智能等新兴应用的核心技术。 清华大学吴华强教授团队实现了材料与器件、电路设计、架构和算法的软硬件协同等多方面原始创新，解决了系统精度损失等被广泛关注的难题： 材料与器件创新。科研团队选择了电学特性稳定的二氧化铪作为忆阻层核心材料，提出了通过插入少量氧化铝层来固定离子分布、抑制晶粒间界形成的新理论，提出了引入热增强层的新原理器件结构，成功抑制了忆阻器非理想特性的产生。 电路设计创新。开发了一套忆阻器与晶体管的混合电路设计方法，提出“差分电阻”设计思想，采取源线电流镜限流设计，抑制了忆阻器电路中可能产生的各种计算误差。 算法创新。提出了混合训练算法，仅用小数据量训练神经网络并只更新最后一层网络的权重，即可将存算一体硬件系统的计算精度达到与软件理论值相同的水平。 “技术链”创新。从“单点技术突破”拓展到“技术链突破”，开发了针对忆阻器存算一体芯片的电子设计自动化（EDA）工具，打通了从电路模块设计到系统综合再到芯片验证的设计全流程。 上述理论和方法发表于《自然》《自然·纳米技术》《自然·通讯》等国际顶级期刊，以及被誉为“集成电路奥林匹克”的“国际固态电路大会”等顶级学术会议。研究成果被“国际半导体技术路线图”和30多部综述文章长篇幅引用。团队已在该研究方向申请国内外专利72项，其中30项已获得授权，知识产权完全自主可控。 团队已研制出全球首款忆阻器存算一体芯片和系统，集成了8个忆阻器阵列和完整的外围控制电路，以更小的功耗和更低的硬件成本大幅提升了计算设备的算力。全系统的计算能效比当前主流的人工智能计算平台——图形处理器（GPU）高两个数量级。团队还设计了一款基于130nm工艺研制的完整忆阻器存算一体芯片，在MNIST数据集上计算速度已超过市面上28nm工艺的四核CPU产品近20倍，能效有近千倍的优势。

项目成果/简介:随着人工智能、大数据、物联网、区块链等新一代信息技术兴起，数据量呈现爆炸式增长，传统计算系统的算力难以满足海量数据的计算需求。与此同时，摩尔定律逐渐放缓，单纯依靠提高集成度、缩小晶体管尺寸来提升芯片及系统性能的路径正面临技术极限，通过引入忆阻器新器件、模拟计算新范式、存算一体新架构，将拓展出全新的高性能人工智能芯片与系统，实现计算能力的飞跃。